Ответы ПУИС. 1. Понятие интерфейса и его основные параметры 3 Магистральномодульный принцип построения эвм 3

• Название: 1. Понятие интерфейса и его основные параметры 3 Магистральномодульный принцип построения эвм 3
• Анкор: Ответы ПУИС
• Дата: 25.02.2023
• Размер: 1.64 Mb.
• Имя файла: Otvety_PUIS.docx
• Тип: Документы; #954243
• страница: 3 из 10

10. Временная диаграмма процесса прерывания и ее временные составляющие

Существующие системы прерывания программ строятся по приоритетному принципу.

В этом случае при наличии нескольких источников, вырабатывающих запросы независимо, порядок их обслуживания, в случае одновременного поступления запросов прерывания, определяется присвоенным приоритетом. Если одновременно поступит несколько запросов, то будет обслуживаться тот запрос, приоритет которого выше.

Приоритеты бывают абсолютные и относительные.

• 
  В системах с абсолютными приоритетами, запрос с более высоким приоритетом прерывает прерывающую программу с низким приоритетом.
  
• 
  В системах с относительным приоритетом обслуживание предыдущего запроса продолжается до конца.
  

Системы прерывания с относительными приоритетами называются одноуровневыми.

Системы прерывания с абсолютными приоритетами - многоуровневыми (вложенными).

11. Глубина прерывания

Глубина прерывания – максимальное число программ, которые могут прерывать друг друга.

Глубина прерывания обычно совпадает с числом уровней приоритетов, распознаваемых системой прерываний.

11. Время обслуживания прерывания

Время обслуживания - сумма времени, затраченное на сохранение состояния прерванной программы, и времени на возврат к ней

11. Режим прямого доступа к памяти

В режиме прямого доступа к памяти (Direct Memory Access, DMA, или на русском - ПДП) обмен данными между ВУ (вычислительными устройствами) и основной памятью микро-ЭВМ происходит без участия процессора, а с помощью электронных схем, внешние по отношению к самому процессору. Как правило, ПДП используется для быстрого ввода-вывода блоков данных и разгрузки процессора от управления операциями ввода-вывода.

Для реализации режима прямого доступа к памяти необходимо обеспечить непосредственную связь контроллера ПДП и памяти микро-ЭВМ. Для этой цели используется специально выделенная системная магистраль

11. Организация обмена в режиме прямого доступа

Алгоритм работы микропроцессорной системы с подключенным контроллером ПДП.

Перед началом работы контроллер ПДП необходимо инициализировать: занести начальный адрес области ОП, с которой производится обмен, и длину передаваемого массива данных.

Последовательность действий КПДП при запросе на прямой доступ к памяти со стороны внешнего устройства следующая:

1. 
   Принять запрос на ПДП (сигнал DRQ) от ВУ;
   
2. 
   Сформировать запрос к МП на захват шин (сигнал HRQ);
   
3. 
   Принять сигнал от МП (HLDA), подтверждающий факт перевода микропроцессором своих шин в третье состояние;
   
4. 
   Сформировать сигнал, сообщающий устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти (DACK);
   
5. 
   Сформировать на ША компьютера адрес ячейки памяти, предназначенной для обмена;
   
6. 
   Выработать сигналы, обеспечивающие управление обменом (IOR + MW для передачи данных ВУ → ОЗУ, и IOW + MR для передачи данных ОЗУ → ВУ);
   
7. 
   Уменьшить значение в счетчике данных на длину переданных данных;
   
8. 
   Проверить условие окончания сеанса прямого доступа (обнуление счетчика данных или снятие сигнала запроса на ПДП). Если условие окончания не выполнено, то изменить адрес в регистре текущего адреса на длину переданных данных и повторить шаги 5-8.
   

Если подытожить вышесказанное, то управляющий сигнал HRQ формируется контроллером ПДП. Процессор, получив этот сигнал, приостанавливает выполнение очередной команды, не дожидаясь её завершения, выдаёт на системный интерфейс управляющий сигнал HLDA и отключается от СМ. С этого момента все шины системного интерфейса управляются контроллером ПДП. Контроллер ПДП, используя шины системного интерфейса, осуществляет обмен одним байтом или словом данных с памятью микро-ЭВМ и затем, сняв сигнал HQR, возвращает управление системным интерфейсом процессору. Как только контроллер ПДП будет готов к обмену следующим байтом, он вновь "захватывает" цикл процессора и т.д.

Прямой доступ к памяти позволяет осуществлять обмен данными между внешним устройством (ВУ) и оперативной памятью (ОЗУ) параллельно с выполнением процессором (МП) программы.