Значения уровней сигналов элементами цифровых устройств воспринимаются не непрерывно, а в дискретные моменты времени, интервал между которыми называют рабочим тактом Т. Как правило, за один рабочий такт в цифровых устройствах осуществляется одно элементарное преобразование поступивших на вход кодовых слов. Дискретизация времени обеспечивается специальными устройствами управления, вырабатывающими синхронизирующие импульсы. В дискретных устройствах используют два способа представления информации: потенциальный и импульсный. При потенциальном способе значениям логического 0 и логической единицы соответствуют напряжения низкого и высокого уровня. Если логическому 0 соответствует напряжение низкого уровня, а логической 1 – высокого, то такую логику называют положительной, если за логический 0 принимают напряжение высокого, а за логическую 1 – напряжение низкого уровня, то такую логику называют отрицательной.
Информация в цифровых устройствах может быть представлена в последовательном и параллельном кодах. При использовании последовательного кода каждый такт соответствует одному разряду двоичного кода. Номер разряда определяется номером такта, отсчитываемого от такта, совпадающего с началом представления кода. На рисунке 3 показан последовательный код байтового двоичного числа 10011101.
Рисунок 3 – Последовательный код двоичного числа при потенциальном и импульсном способах представления информации

Для передачи этого двоичного числа требуется 8 тактов.

Устройства, формирующие функции алгебры логики, называют логическими или цифровыми и классифицируют по различным отличительным признакам. Цифровые устройства по характеру информации на входах и выходах подразделяют на устройства последовательного, параллельного и смешанного действия. Цифровые устройства, производящие обработку и преобразование поступающей на их входы информации, называют цифровыми автоматами. Условное графическое изображение простейшего автомата показано на рисунке 4. На входы автомата подают комбинацию двоичных переменных Х1, Х2, …, Хn, а с выхода снимают комбинацию двоичных переменных Y1, Y2,.., Yn. На входах и выходах цифрового автомата действуют сигналы логических 0 или 1, называемые двоичными. Задачи преобразования этих сигналов решает математическая логика или логика алгебры.
Рисунок 4- Условное изображение простейшего цифрового автомата

Если входные и выходные функции в n-такте обозначить как Xn и Yn , то связь между ними будет определяться выражением

Где  - знак выполняемого устройством логического преобразования.

Элементной базой современных цифровых устройств и систем являются цифровые интегральные схемы. Цифровая интегральная схема (ИС) – это микроэлектронное изделие, изготовленное методами интегральной технологии (чаще полупроводниковой), заключенное в самостоятельный корпус и выполняющее определенную функцию преобразования дискретных (цифровых) сигналов. Номенклатура выпускаемых промышленностью цифровых ИС достаточно обширна и, следовательно, весьма разнообразны реализуемые ими функции преобразования. Простейшие преобразования над цифровыми сигналами осуществляют цифровые ИС, получившие названия логических элементов (ЛЭ).

Для описания работы цифровых ИС, а следовательно и устройств, построенных на их основе, используется математический аппарат алгебры логики или булевой алгебры. Возможность применения булевой алгебры для решения задач анализа и синтеза цифровых устройств обусловлена аналогией понятий и категорий этой алгебры и двоичной системы счисления, которая положена в основу представления преобразуемых устройством 
Способы заания логических функций
Различают табличный, матричный, графический и аналитический способы задания.

При табличном задании используются так называемые «таблицы истинности» логических функций, в которых указываются значения функций на всём множестве комбинаций их аргументов. Таким образом число столбцов в таблице истинности определяется числом аргументов и числом функций, а количество строк - по формуле (1.1). Таблицы истинности используются для общего ознакомления с работой комбинационных устройств, когда число входов (аргументов функций) и число выходов (число функций) не превышает 4-х. Таблицы истинности становятся громоздкими при большем числе аргументов, а поэтому они мало пригодны для анализа. По таблицам истинности достаточно просто отыскиваются алгебраические формы функций в ДСНФ либо в КСНФ, а для поиска минимальных алгебраических форм они непригодны.

Матричный способ задания (или задание функций с помощью булевых матриц) основан на графическом отображении всего множества комбинаций аргументов функции на «плоскости» (в двумерном пространстве). Понятие «булевы матрицы» было введено А.Д. Закревским, им же был предложен визуально-матричный метод минимизации логических функций [3]. В зарубежной литературе этот способ задания и минимизации логических функций известен под названием «метода задания и минимизации с помощью карт Карно». (Не следует путать понятие «матриц», используемое в математике, с понятием «булевы матрицы»). Наряду с понятием булева матрица в дальнейшем будет употребляться понятие карта Карно, как понятия синонимы.
Графический способ задания логических функций основан на использовании n-мерных кубов. Размерность куба определяется числом n аргументов функции, например, функцию от трёх аргументов можно задать 3-мерным кубом, каждая вершина которого соответствует определённой комбинации аргументов. Чтобы задать функцию с помощью 3-мерного куба, вершины куба соответствующим образом помечают. Этот способ не нашел широкого применения, и мы им пользоваться не будем.

Аналитический способ задания функций используется наиболее широко для отыскания функциональных схем синтезируемых устройств. Благодаря условным графическим обозначениям (УГО) логических элементов, существует возможность непосредственно от алгебраического выражения адекватно перейти к функциональной схеме и, наоборот, по функциональной схеме получить алгебраическое выражение функции, описывающей выходной сигнал устройства. Кроме того, пользуясь законами и следствиями алгебры логики можно выполнять эквивалентные преобразования логических выражений и, тем самым, получать новые варианты функциональных схем.
Классификация логических устройств. Логические устройства могут быть классифицированы по различным признакам. Так, в общем случае (см. рис. «Обобщенная схема логического устройства») на входе логического устройства действуют n, а на  выходе - m переменных, т.е присутствуют соответственно n— и m-разрядные коды. Поэтому логические устройства могут быть классифицированы по способу ввода-вывода переменных (информации). С этой точки зрения они подразделяются на последовательные,  параллельные и последовательно-параллельные (смешанные).

Последовательные устройства — это устройства, в которых входные переменные подаются на вход, а выходные переменные снимаются с выхода не одновременно, а последовательно, разряд за разрядом.

Параллельные устройства — в которых все разряды входных переменных подаются на вход, и все разряды выходных переменных снимаются с выхода одновременно.

В последовательно-параллельных устройствах входные и выходные переменные представлены в различных формах. Либо на переменные вход переменные подаются последовательно символ за символом, а с выхода они снимаются одновременно, либо наоборот.

По принципу действия все логические устройства делятся на два класса:

комбинационные;
последовательностные.
Комбинационными устройствами или  автоматами без памяти называют логические устройства, выходные сигналы которых однозначно определяются только действующей в настоящий момент на входе комбинацией переменных и не зависят от значений переменных, действовавших на входе ранее.

Последовательностными устройствами,  или  автоматами с памятью, называют логические устройства, выходные сигналы которых определяются не только действующей в настоящий момент на входе комбинацией переменных, но и всей последовательностью входных переменных, действовавших в предыдущие моменты времени. Этот тип устройств часто называют цифровыми автоматами.

Двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера. [1]

Двухступенчатый триггер, базирующийся на двух элементах памяти, служит для разделения процессов записи и воспроизведения информации. Запись информации в первую ступень, т.е. ведущий (Master) триггер производят в первом такте по синхроимпульсу с1, а во второй ведомый элемент (Slave) – в следующем такте по задержанному во времени синхроимпульсу с2 (двухступенчатые триггеры называют также двухтактными).  Структурную схему триггера с двухтактным управлением можно реализовать реализуют как  каскадное соединение тактируемых RS триггеров, причем на первый сигнал синхронизации поступает непосредственно, а на второй через инвертор
JK-триггер
Триггер представляет собой элементарный цифровой автомат. Он имеет два состояния устойчивости. Одному из них присваивается значение «1», а другому - «0». По способу реализации логических связей различают следующие виды упомянутых устройств: JK-триггер, RS-триггер, T-триггер, D-триггер и т. д.

Предметом нашего сегодняшнего разговора являются автоматы типа JK. Они отличаются от RS-приборов тем, что при подаче на вход информации, запрещенной для RS-триггеров, инвертируют хранимые в них сведения.
Представляем вашему вниманию таблицу переходов, которая описывает работу JK-триггера. При минимизации каты Карно выводится характеристическое уравнение для рассматриваемого устройства: Q(t+1)=K’t Qt V Jt Q’t

Из таблицы видно, что состояние прибора определяется не только значениями информации на входах J и K, но и состоянием на выходе Qt, которое ранее определяло JK-триггер. Это позволяет строить функциональные схемы таких устройств на двухступенчатых автоматах типа RS. JK-приборы бывают синхронными и асинхронными. Для проектирования JK-триггера из двухступенчатого устройства RS синхронного типа требуется соединить обратные связи выходов двухступенчатого автомата RS со входами логических элементов его первой ступени. Принцип работы JK-триггера: если на информационных (J и K) входах устройства подан уровень нуля, то на выходе элементов И-НЕ (1 и 2) устанавливается уровень единицы, и JK-триггер сохранит свое состояние. Например, Q будет равен логическому нулю, Q' - логической единице. В таком случае при подаче сигналов J и C, равных логической единице, на входе элемента И-НЕ1 устанавливается логический нуль и, соответственно, уровень логической единицы на входе первого T-триггера. При снятии синхронизирующего сигнала (С равен нулю) состояние упомянутого устройства Т-типа уровнем логического нуля с выхода И=НЕ3 передастся на вход второго T-триггера. В результате JK-триггер переключится в состояние логической единицы (в таком случае Q равен единице, а Q' равен нулю). Теперь, если на входе триггера (К и С) подается сигнал, равный логической единице, то на выходе элемента И-НЕ2 логический нуль установит первый Т-триггер в состояние нуля. После снятия синхронизирующего сигнала с выхода элемента И-НЕ4 логический нуль передастся на вход второго автомата типа Т, и JK-триггер переключается в состояние логического нуля.При проектировании сложных логических схем необходимы приборы разных типов. Поэтому выгоднее изготовить универсальный тип устройства, которое можно использовать в различных режимах работы и модификациях. В интегральной схемотехнике наибольшее распространение получили синхронные D- и JK-триггеры. В электронно-вычислительных машинах широко используют цифровые автоматы JK типа с групповыми J, K и дополнительными установочными R, S-входами. Каждая группа объединена конъюнкцией, что позволяет расширить логические возможности и JK-триггера. Автоматические устройства такого типа удобно использовать при конструировании счетчиков (узел ЭВМ, который осуществляет счет и хранение кода числа подсчитанных сигналов). Например, на фото показан счетчик на JK-триггерах. Структурная организация двоичных счетчиков с параллельным переносом значительно упрощается, если их строить на приборах типа JK со встроенными логическими элементами И.