ИССЛЕДОВАНИЕ НЕИНВЕРТИРУЮЩЕГО, ИНВЕРТИРУЮЩЕГО, СУММИРУЮЩЕГО И ИНТЕГРИРУЮЩЕГО УСИЛИТЕЛЕЙ. ЛАБ.РАБ.20. Исследование неинвертирующего, инвертирующего, суммирующего и интегрирующего усилителЕЙ. Цель работы
![]()
|
![]() ж) начертить схему асинхронного четырехразрядного двоичного счетчика, состоящего из D-триггеров, и построить его временные диаграммы сигналов для заданной последовательности импульсов С=Х4,R =Х5 (см.рис. 4). Показать временные диаграммы С,R, Q1, Q2, Q3, Q4 синхронно друг под другом. з) записать логическое уравнение функции ![]() ![]() Таблица вариантов 4
Нарисовать комбинационную схему, реализующую функцию ![]() ![]() 2. Экспериментальное исследованиекомбинационных цифровых интегральных микросхем: а) составить таблицу истинности логического элемента «И-НЕ». Для этого собрать схему (рис5), подключив выходы гнезд «Уровень логический» к соответствующим входам логического элемента «И-НЕ». Включить тумблер «Питание». Задавая различные комбинации входных логических сигналов (Х1, Х2) тумблерами SA1 и SA2, фиксировать по светодиоду выходной сигнал Y логического элемента. Составить таблицу истинности исследуемого элемента. Результаты занести в табл. 5. Выключить тумблер «Питание»; ![]() Рис. 5. Схема соединений для исследования логического элемента И-НЕ Таблица 5
б) проверить работу логического элемента «И-НЕ», подключив выходные гнезда «Генератора импульсов» с частотой 0,1 кГц и 0,2 кГц к «Входу 1» и «Входу 2» логического элемента соответственно (см. рис. 4). Включить тумблер «Питание». Зарисовать временные диаграммы сигналов на входах и выходе логического элемента. Для этого осциллограф перевести в режим внешней синхронизации «EXT», соединив вход осциллографа «TRIGIN» с гнездом «Генератора импульсов» 0,1 кГц. Затем вход осциллографа СН1 подключить к «Входу 1» элемента «И-НЕ», а вход осциллографа СН2 – к «Входу 2» элемента (корпус осциллографа «^» соединить с общей точкой модуля). Для размножения входов элемента «И-НЕ» использовать специальные провода (коннекторы. Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа СН2 к «Выходу» элемента «И-НЕ», и зарисовать на той же кальке выходной сигнал. Выключить тумблер «Питание»; в) аналогично выполнить п. а и б для логических элементов «или-не», «не», «Исключающее или». 2. Экспериментальное исследованиеRS-триггера: a) собрать схему RS-триггера, соединив перемычками логические элементы «И-НЕ» в соответствии с рис. 6. Для размножения гнезд использовать коннекторы. Sи R входы подключить к выходным гнездам «Уровень логический». Включить тумблер «Питание»; ![]() б) задавая тумблерами SА1 и SА2 различные комбинации входных логических сигналов, подаваемых на входыS и R,составить таблицу истинности RS-триггера. Уровню логической «1» на выходе триггера Q и ![]() Таблица 6
Примечание: комбинация входных сигналов R = S = 0 является запрещенной! в) проверить работу RS-триггера, подключив выходные гнезда «Генератора импульсов» с частотой 0,1 кГц и 0,2 кГц к S и R входам триггера соответственно (рис. 6). Включить тумблер «Питание». Зарисовать временные диаграммы сигналов на входах и выходах RS-триггера. Для этого осциллограф перевести в режим внешней синхронизации «EXT», соединив вход осциллографа «TRIGIN» с гнездом «Генератора импульсов» 0,1 кГц. Затем вход осциллографа СН1 подключить к входу S триггера, а вход осциллографа СН2 – к входу R (корпус осциллографа «» соединить с общей точкой модуля). Зарисовать на кальке входные сигналы друг под другом. Переключить вход осциллографа СН2 к выходу Q, а затем к инверсному выходу ![]() 3. Исследование JK-триггера: а) собрать схему JK-триггера в соответствии с рис. 7. Для этого Jи K входы подключить к выходным гнездам «Уровень логический», а синхронизирующий вход С – к гнезду ( ![]() б) задавая тумблерами SА1 и SА2 различные комбинации входных логических сигналов при одновременном нажатии на кнопку SB2 (синхронизирующий импульс), составить таблицу истинности JK-триггера. Уровню логической «1» на выходе триггера Q соответствует свечение светодиода. Состояние инверсного выхода ![]() ![]() Рис. 7. схема соединений JK-триггера Таблица 7
в) проверить работу JK-триггера в счетном режиме. Для этого на входы Jи K подать сигналы логической «1» с выходных гнезд «Уровень логический», а на вход С – прямоугольные импульсы с частотой 1,6 кГц с выхода «Генератора импульсов». Нарисовать три осциллограммы на одном рисунке: ![]() ![]() ![]() ![]() ![]() 4. Исследование асинхронного четырехразрядного двоичного счетчика: а) составить таблицу состояний асинхронного четырехразрядного двоичного счетчика. Для этого собрать схему в соответствии с рис. 8, подключив выходные гнезда генератора «Импульс одиночный» к синхронизирующему С и R входам счетчика. Включив питание модуля, установить все разряды счетчика (Q1 – Q4) в исходное (нулевое) положение. Для этого нажать на кнопку SB2, и подать сигнал логического «0» на входы R всех триггеров. Составить таблицу состояния счетчика (табл. 8), периодически нажимая на кнопку SВ1, формирующей одиночные положительные импульсы ( ![]() Выключить тумблер «Питание»; ![]() Рис. 8. Схема соединений для исследования асинхронного четырехразрядного двоичного счетчика б) проверить работу счетчика, подключив выходное гнездо «Генератора импульсов» с частотой 1,6 кГц к синхронизирующему С входу. Включить тумблер «Питание». Зарисовать временные диаграммы сигналов на входе C и выходах Q1, Q2, Q3 счетчика. Для этого осциллограф перевести в режим внешней синхронизации «EXT», соединив вход осциллографа «TRIGIN» с выходом старшего разряда счетчика Q4. Масштаб развертки осциллографа TIME/DIV перевести в положение 0,5 ms/DIV. Затем вход осциллографа СН1 подключить к выходу младшего разряда Q1 счетчика, а вход осциллографа СН2 – к входу С (корпус осциллографа «» соединить с общей точкой модуля). Зарисовать на кальке сигналы С и Q1 друг под другом. Последовательно переключая вход осциллографа СН1 к выходам Q2, Q3, зарисовать на той же кальке выходные сигналы счетчика. Таблица 8
в) Подключить к выходам триггерных ячеек счетчика Q1, Q2,Q3, Q4, комбинационную схему, а с выхода комбинационной схемы подать сигналы на установочные выходы Rтриггерных ячеек счетчика. Определить коэффициент пересчета счетчика и сравнить с результатами предварительного домашнего задания пункта 1з. Содержание отчета Отчет должен содержать следующие пункты: а) наименование и цель работы; б) принципиальные электрические схемы для выполненных экспериментов в соответствии с мнемосхемой, показанной на рис. 1; в) результаты экспериментальных исследований, помещенные в соответствующие таблицы; г) обработанные осциллограммы; е) выводы по работе. Контрольные вопросы Контрольные вопросы Какие виды логики вы знаете? Назовите основные преимущества и недостатки КМОМ-логики по сравнению с ТТЛ. Какие логические элементы исследуются в данной работ и к какому виду логики они относятся? Перечислите основные параметры логических элементов. Приведите структурную схему логического элемента «2И-НЕ» на основе ТТЛ и КМОМ-логики. Составьте таблицы истинности для логических элементов «И-НЕ», «и», «или-не», «или», «не», «Исключающее или». Нарисуйте схемные обозначения трехвходовых логических элементов «И-НЕ», «и», «или-не», «или», «не», «Исключающее или». Можно ли использовать логический элемент «Исключающее ИЛИ» в качестве элемента «НЕ»? Если да, то как; если нет, то почему? Как составить таблицу истинности логического элемента в лабораторной работе? Как снять временные диаграммы входных и выходного сигналов логического элемента при помощи осциллографа в лабораторной работе? Что называется триггером? Чем отличаются последовательностные схемы от комбинационных? Что означает термин «запрещенная комбинация» для RS -триггера? При каких комбинациях входных сигналов изменяется состояние RS-триггера? В каком положении устанавливается выход Qи ![]() Чем отличаются таблицы истинности RS и JK-триггера? Нарисуйте схему Т-триггера, реализованную на базе JK-триггера. Нарисуйте схему D-триггера, реализованную на базе JK-триггера. На основе каких элементов строятся счетчики? Нарисовать схему двоичного суммирующего четырехразрядного счетчика на базе JK-триггеров? Чем отличаются асинхронные счетчики от синхронных? Перечислить основные преимущества синхронных счетчиков по сравнению с асинхронными. Что нужно изменить в мнемосхеме суммирующего счетчика (рис. 1), чтобы получить вычитающий асинхронный счетчик? Сколько разрядов должен иметь двоичный счетчик, чтобы обеспечить использовать мнемосхему, приведенную на рис. 1, и описание к ней. |