Конспект_СвСУ. Конспект лекций для студентов специальности 153 01 07 Информационные технологии и управление в технических системах
 Скачать 8.24 Mb.
|
3.9 JK–триггер ТВ–1На рисунке 3.25 изображен JK–триггер ТВ–1. Элементы: &1 , &2 , 11 комбинированные. &3 , &4 , 12 Входы 1 – 8, 9 – 16 образуют логическое умножение без инверсии, 11, 12 – элементы логического сложения. В том случае, если на всех входах &1 или &2 одновременно единицы, то на выходах &1 или &2 , которые внутри микросхемы, будут "1". Оба выхода &1 и &2 внутри микросхемы объединены суммированием с инверсией сумматором 11, таким образом, если на выходе &1 или на выходе &2 будет "1", то при суммировании на входах 11 единица инвертируется в "0". Логические элементы &5 , &6 : если на всех 3–х входах одновременно "1", следовательно, на выходе "1". Если на любом из входов "0", следовательно, на выходе "0". Элементы &7 , &8 : 23 или 26 входы прямые, а 24, 25 – инверсные. Это значит, что элементы &7 , &8 работают как элементы умножения в том случае, если, например, на 23 поступает "1", а на 24 "0". Если на 23 или 26 поступает "0", то это схемы безусловного подчинения нулю: на выходе "1". То же самое, если на 24, 25 поступает "1", то на выходе "1" (безусловное подчинение как бы нулю, если бы был прямой вход).  Рисунок 3.25 – JK–триггер ТВ–1 Для исключения ложного срабатывания введены перекрестные связи с выходов триггера  и  на входной триггер. Они исключают запрещенное состояние.Здесь 3 входа по умножению j (5–7) и 3 входа по k (10–12), сделаны для удобства разводки электронных схем. Если разводка не требуется, то входы объединяют. Таким образом, в схеме ведомый триггер (&9 , &10) и ведущий триггер (&1, &2, 11, и &3, &4, 12 ). В режиме ожидания на входах  единицы. Они поступают на 27 и 32 входы ведомого триггера &9–&10 . При подаче нуля на входы  или  в триггере устанавливается "1" или "0. Поэтому эти входы называют установочными, то есть JK–триггер работает как RS–триггер; при этом на входах J,C,K в режиме ожидания нули.Если на входах  и они не используются, тогда схема может работать как JK–триггер двухступенчатый, образующий MS–структуру (master–slave). Так как структура двухступенчатая, информация на выходе появляется по спаду С–импульса.Особенность схемы в том, что ведущий триггер имеет инверсное состояние по отношению к выходному ведомому триггеру, состояние которого он удерживает принудительно. Примем, что ведомый триггер в нуле :  . Это значит, что ведущий триггер должен быть в "1": выход 11 = "1", выход 12 = "0", поэтому, "1" с выхода 11 поступает на 16 вход &4 и одновременно "1" на 14 и 15 входах режима ожидания "1". Следовательно, на входах 15 и 16 "1", таким образом, на выходе &4 "1"; не важно, с чем она суммируется, но инвертируются в "0" на выходе 12 (как и должно быть)."0" с выхода 12 поступает на 1 вход &1 , на выходе &1 "0"; на выходе &2 "0" (режим ожидания), следовательно, на выходе 11 инвертируется "0" в "1". С другой стороны выход 12 = "0" поступает на 18 вход &5 (схема безусловного подчинения нулю без инверсии), следовательно, на выходе &5 "0", поступающий на 23 вход &7 (схема безусловного подчинения нулю), поэтому, на выходе &7 "1", передающаяся на 20 вход &6 . На 20–22 входах "1" (на 20 с выхода &7 , на 21 с выхода 11 , на 22 режима ожидания). Одновременно 3 единицы входов &6 выдадут на выходе &6 "1" (схема логического умножения), которая поступает на 26 вход &8 ; а на 25 вход поступает "0" входа С режима ожидания, что эквивалентно "1" нормальной логической схемы с прямыми входами. Следовательно, на выходе &8 "0", который поступает на 31 вход &10 . На выходе &10 принудительно удерживается "1" (как и было принято).Для опрокидывания триггера на входы J, С – подать "1". На вход К нет смысла подавать "1", так как с выхода на 13–й вход &3 поступает "0" (запрет), как это было в предыдущем JK–триггере (рисунок 3.23). Процессы опрокидывания предлагается проанализировать самостоятельно.Как и предыдущий шестиэлементный D–триггер, так и этот JK–триггер, относятся к непрозрачным. |