Главная страница

КСлаб1э. Методичні вказівки до виконання лабораторних робіт з дисциплін "схемотехніка еом" "компютерна схемотехніка"


Скачать 3.98 Mb.
НазваниеМетодичні вказівки до виконання лабораторних робіт з дисциплін "схемотехніка еом" "компютерна схемотехніка"
Дата13.05.2023
Размер3.98 Mb.
Формат файлаdoc
Имя файлаКСлаб1э.doc
ТипМетодичні вказівки
#1127571
страница4 из 13
1   2   3   4   5   6   7   8   9   ...   13

Установку типа буфера можно произвести с помощью команды Model в меню Circuit (CTRL+M). При использовании ТТЛ элемента в качестве буфера необходимо выбрать модель буфера LS-BUF или LS-OC-BUF (OpenCollector – открытый коллектор). Если в качестве буфера применяется КМОП элемент, следует выбрать модель Н- BUF, либо HC-OD-BUF (OpenDrain -открытый сток). Если тип буфера не выбран, то буфер ведет себя как обычный цифровой эле­мент с малой нагрузочной способностью.

Буфер с тремя состояниями

Буфер с тремя состояниями имеет дополнительный разрешающий вход (enable input). Если на разрешающем входе высокий потенциал, то элемент функционирует по таблице истинности обыкновенного буфера, если низкий, то независимо от сигнала на входе выход перейдет в состояние с высоким импедансом. В этом состоянии буфер не пропускает сигналы, поступающие на вход.

Установка режима работы, производится так же, как и для обычного буфера.

Узлы комбинационного типа


Полусумматор

Полусумматор производит сложение двух одноразрядных двоичных чисел. Он имеет два входа слагаемых: А, В и два выхода: суммы (Sum) и переноса (Carry). Суммирование производится элементом Исключающее ИЛИ, а перенос – элементом И.

Эквивалентная схема:



Таблица функционирования

Входы

Выходы

Примечание


A

B

Сумма

Перенос

0

0

0

0

0 + 0 = 0

0

1

1

0

0 + 1 = 1

1

0

1

0

1 + 0 = 1

1

1

1

1

1 + 1 = 0 (Carry = 1)

Выражения Булевой алгебры:

Сумма = А  В

Перенос = А • В.

П олный двоичный сумматор

Полный двоичный сумматор производит сложение трех одноразрядных двоичных чисел. Результатом является двухразрядное двоичное число, младший разряд которого назван суммой, старший разряд – переносом.

Устройство имеет три входа и два выхода. Входы: слагаемых – А, В и переноса  - CarryIN. Выходы: суммы – Sum и переноса – СаггуOUT.. Полный двоичный сумматор можно реализовать на двух полусумматорах и одном элементе ИЛИ.



Входы

Выходы

A

B

Перенос

Сумма

Перенос

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Д ешифратор из 3 в 8

Дешифратор — логическое устройство, имеющее n входов и 2n выходов. Каждой комбинации входного кода соответствует активный уровень на одном из 2n выходов. Данный дешифратор имеет три входа адреса (А, В, С), два разрешающих входа (Gl, G2) и 8 выходов (YO...Y7). Номер выхода, имеющего активное состояние, равен числу N, определяемому состоянием адресных входов: N = 22С + 21В + 20А.

Активным уровнем является уровень логического нуля. Дешифратор работает, если на входе G1 высокий потенциал, а на G2 – низкий. В других случаях все выходы пассивны, то есть имеют уровень логической 1.

Таблица функционирования

Входы разрешения

Адресные входы

Выходы

G1

G2

A

B

C

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

X

1

x

x

x

1

1

1

1

1

1

1

1

0

0

x

x

x

1

1

1

1

1

1

1

1

1

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1

1

1

1

0

0

1

0

1

1

0

1

1

1

1

1

1

0

0

1

1

1

1

1

0

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

0

1

0

1

1

1

1

1

1

0

1

1

1

0

1

1

0

1

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

1

1

1

1

0

П риоритетный шифратор

Шифратор выполняет операцию, обратную дешифратору. Строго говоря, только один из входов шифратора должен иметь активный уровень.

Данный шифратор при наличии на нескольких входах активного состояния активным считает вход со старшим номером. Кроме того, выход дешифратора инверсный, то есть значения разрядов двоичного числа на выходе инвертированы. Если хотя бы один из входов шифратора в активном состоянии, выход GS также будет в активном состоянии, а выход ЕО – в пассивном и наоборот. При пассивном состоянии разрешающего входа Е1 выходы GS также будут пассивными. Активным уровнем, так же, как и у дешифратора, является уровень логического нуля.

Таблица функционирования

E1

D0

D1

D2

D3

D4

D5

D6

D7

A2

A1

A0

GS

E0

1

x

x

x

x

x

x

x

x

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

x

x

x

x

x

x

x

0

0

0

0

0

1

0

x

x

x

x

x

x

0

1

0

0

1

0

1

0

x

x

x

x

x

0

1

1

0

1

0

0

1

0

x

x

x

x

0

1

1

1

0

1

1

0

1

0

x

x

x

0

1

1

1

1

1

0

0

0

1

0

x

x

0

1

1

1

1

1

1

0

1

0

1

0

x

0

1

1

1

1

1

1

1

1

0

0

1

0

0

1

1

1

1

1

1

1

1

1

1

0

1

С емисегментный дешифратор

Данное устройство предназначено для управления семисегментным индикатором. Четырехразрядное двоичное число на входе определяет комбинацию логических уровней на выходе дешифратора таким образом, что при подключении к нему семисегментного индикатора на его дисплее отображается символ, соответствующий числу на входе.

Для тестирования выходов дешифратора используется вывод LT (lamp testing). Когда на этот вход подан уровень логического 0, на всех выходах — логическая 1.

Все выходы дешифратора устанавливаются в 0 при подаче на вход BI логического 0.

Декодирующий семисегментный индикатор имеет встроенное декодирующее устройство, поэтому при работе с ним не надо использовать данный дешифратор.

Таблица функционирования

D

C

B

A

BI

T

RBI

A

B

C

D

E

F

G

RBO

0

0

0

0

1

1

1

1

1

1

1

1

1

0

1

0

0

0

1

1

1

x

0

1

1

0

0

0

0

1

0

0

1

0

1

1

X

1

1

0

1

1

0

1

1

0

0

1

1

1

1

X

1

1

1

1

0

0

1

1

0

1

0

0

1

1

X

0

1

1

0

0

1

1

1

0

1

0

1

1

1

X

1

0

1

1

0

1

1

1

0

1

1

0

1

1

X

0

0

1

1

1

1

1

1

0

1

1

1

1

1

X

1

1

1

0

0

0

0

1

1

0

0

0

1

1

X

1

1

1

1

1

1

1

1

1

0

0

1

1

1

X

1

1

1

0

0

1

1

1

1

0

1

0

1

1

X

0

0

0

1

1

0

1

1

1

0

1

1

1

1

X

0

0

1

1

0

0

1

1

1

1

0

0

1

1

X

0

1

0

0

0

1

1

1

1

1

0

1

1

1

X

1

0

0

1

0

1

1

1

1

1

1

0

1

1

X

0

0

0

1

1

1

1

1

1

1

1

1

1

1

X

0

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

0

X

X

X

X

0

X

X

0

0

0

0

0

0

0

0

X

X

x

x

1

0

x

1

1

1

1

1

1

1

1

М ультиплексор из 8 в 1

Мультиплексор (селектор данных) осуществляет операцию передачи сигнала с выбранного входа на выход. Номер входа равен адресу — двоичному числу, определяемому состоянием адресных входов.

Данный мультиплексор имеет 12 входов: восемь из которых – входы данных (DO – D7), три – входы адреса (А, В, С) и один – разрешающий вход (EN). Мультиплексор работает при подаче на вход разрешения логического 0.

Выход W является дополнением выхода Y. (W=Y')

Таблица функционирования

Входы

Выходы

C

B

A

EN

Y

W

X

x

x

1

0

1

0

0

0

0

D0

D0’

0

0

1

0

D1

D1’

0

1

0

0

D2

D2’

0

1

1

0

D3

D3’

1

0

0

0

D4

D4’

1

0

1

0

D5

D5’

1

1

0

0

D6

D6’

1

1

1

0

D7

D7’

Д емультиплексор

Демультиплексор выполняет операцию, обратную мультиплексору. Он передает данные со входа на тот вывод, номер которого равен адресу. Данное устройство имеет 4 входа и 8 выходов. Входы адреса: А, В, С. Вход данных – G. Если на входе G логическая 1, то на всех выходах – также логическая 1.


Таблица функционирования

Входы

Выходы

G

C

B

A

00

01

02

03

04

05

06

07

0

0

0

0

0

1

1

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1

1

1

0

0

1

0

1

1

0

1

1

1

1

1

0

0

1

1

1

1

1

0

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

0

1

0

1

1

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

1

1

0

x

x

x

x

1

1

1

1

1

1

1

1
1   2   3   4   5   6   7   8   9   ...   13


написать администратору сайта