Т 1.4 теория 2 часть ЦАП, АЦП. Учебное пособие Омск 2006
 Скачать 0.88 Mb.
|
|
Формирование выходного сигнала в виде напряжения Существует несколько способов формирования выходного напряжения для ЦАП с суммированием весовых токов. Два из них показаны на рис. 6.9. Рис. 6.9 На рис. 6.9 а приведена схема с преобразователем тока в напряжение на операционном усилителе. Эта схема пригодна для всех ЦАП с токовым выхо- дом. Для ЦАП на МОП-ключах выходное напряжение схемы на рис. 6.9а Обычно сопротивление резистора обратной связи Rос=R. В таком случае Большинство моделей ЦАП имеет значительную выходную емкость. Например, у AD7520 с МОП-ключами в зависимости от входного кода Свых составляет величину 30…120 пФ, у AD565А с источниками тока Свых=25 пФ. Эта емкость совместно с выходным сопротивлением ЦАП и резистором Rос со- здает дополнительный полюс частотной характеристики петли обратной связи ОУ, который может вызвать неустойчивость в виде самовозбуждения. Для со- 35 хранения устойчивости можно включить параллельно резистору Rос конденса- тор Ск, емкость которого можно взять равной Свых. Ранние модели ЦАП с МОП ключами (AD7520, 572ПА1 и др.) допускают отрицательное напряжение на ключах не свыше 0,7 В, поэтому для защиты ключей между выходами ЦАП следует включать диод Шоттки (см. рис. 6.9 а). Для ЦАП на источниках тока преобразование выходного тока в напряже- ние может быть произведено с помощью резистора (рис. 6.9 б). В этой схеме невозможно самовозбуждение и сохранено быстродействие, однако амплитуда выходного напряжения должна быть небольшой (например, для AD565А в би- полярном режиме в пределах ± 1 В). В противном случае транзисторы источни- ков тока могут выйти из линейного режима. Такой режим обеспечивается при низких значениях сопротивления нагрузки: Rн »1 кОм. Для увеличения ампли- туды выходного сигнала ЦАП в этой схеме к ее выходу можно подключить не- инвертирующий усилитель на ОУ. Для ЦАП с МОП-ключами, чтобы получить выходной сигнал в виде напряжения, можно использовать инверсное включение резистивной матрицы (рис. 6.10). Рис. 6.10 Выходное напряжение ЦАП равно Недостатками этой схемы являются: большое падение напряжения на ключах, изменяющаяся нагрузка источника опорного напряжения и значитель- ное выходное сопротивление. Вследствие первого недостатка по этой схеме нельзя включать ЦАП типа 572ПА1 или 572ПА2, но можно 572ПА6 и 572ПА7. Из-за второго недостатка источник опорного напряжения должен обладать низ- ким выходным сопротивлением, в противном случае возможна не монотон- ность характеристики преобразования. 36 Параллельный ЦАП на переключаемых конденсаторах Основой ЦАП этого типа является матрица конденсаторов, емкости кото- рых соотносятся как целые степени двух. Схема параллельного ЦАП на комму- тируемых конденсаторах приведена на рис. 6.11. Емкость k-го конденсатора матрицы определяется соотношением Сk = 2kC о Цикл преобразования состоит из двух фаз. В первой фазе ключи S0…SN– 1 находятся в левой позиции. Ключ сброса Sсб замкнут. При этом все конден- саторы разряжены. Во второй фазе ключ сброса Sсб размыкается. Если k-й бит входного N-разрядного слова dk=1, то соответствующий ключ Sk переключает- ся в правую позицию, подключая нижнюю обкладку конденсатора к источнику опорного напряжения, или остается в левой позиции, если dk=0. Суммарный заряд конденсаторов матрицы с учетом составит Равный заряд получает и конденсатор С в обратной связи ОУ. При этом выходное напряжение ОУ составит Рис. 6.11 Для хранения результата преобразования (постоянного напряжения) в те- чении продолжительного времени к выходу ЦАП этого типа следует подклю- чить УВХ. Хранить выходное напряжение неограниченное время, как это могут делать ЦАП с суммированием весовых токов, снабженные регистром-защелкой, преобразователи на коммутируемых конденсаторах не могут из-за утечки заря- да. Поэтому они применяются, в основном, в составе АЦП. Другим недостат- ком является большая площадь кристалла ИС, занимаемая подобной схемой. 37 ЦАП с суммированием напряжений Схема восьмиразрядного преобразователя с суммированием напряжений приведена на рис. 6.12. Основу преобразователя составляет цепь из 256 рези- сторов равного сопротивления, соединенных последовательно. Вывод W через ключи S0…S255 может подключаться к любой точке этой цепи в зависимости от входного числа. Входной двоичный код D преобразуется дешифратором 8х256 в унитарный позиционный код, непосредственно управляющий ключами. Если приложить напряжение UAB между выводами А и В, то напряжение меж- ду выводами W и B составит U WB =U AB D . Рис. 6.12 Достоинством данной схемы является малая дифференциальная нели- нейность и гарантированная монотонность характеристики преобразования. Ее можно использовать в качестве резистора, подстраиваемого цифровым ко- дом. 7. Параметры ЦАП При последовательном возрастании значений входного цифрового сигна- ла D(t) от 0 до 2N-1 через единицу младшего разряда (ЕМР) выходной сигнал Uвых(t) образует ступенчатую кривую. На рис. 7.1 приведена статическая ха- рактеристика преобразования ЦАП. В отсутствие аппаратных погрешностей средние точки ступенек расположены на идеальной прямой 1, которой соответ- ствует идеальная характеристика преобразования. Реальная характеристика 38 преобразования может существенно отличаться от идеальной размерами и формой ступенек, а также расположением на плоскости координат. Для количе- ственного описания этих различий существует целый ряд параметров. Рис. 7.1 7.1. Статические параметры Разрешающая способность - приращение Uвых при преобразовании смежных значений Dj, т.е. отличающихся на ЕМР. Это приращение является шагом квантования. Для двоичных кодов преобразования номинальное значе- ние шага квантования h=Uпш/(2N-1), где Uпш - номинальное максимальное выходное напряжение ЦАП (напряжение полной шкалы), N - разрядность ЦАП. Чем больше разрядность преобразователя, тем выше его разрешающая способ- ность. Погрешность полной шкалы - относительная разность между реальным и идеальным значениями предела шкалы преобразования при отсутствии сме- щения нуля Данная погрешность является мультипликативной составляющей полной погрешности и указывается соответствующим числом ЕМР. 39 Погрешность смещения нуля - значение Uвых, когда входной код ЦАП равен нулю. Является аддитивной составляющей полной погрешности. Обычно указывается в милливольтах или в процентах от полной шкалы Нелинейность - максимальное отклонение реальной характеристики преобразования Uвых(D) от оптимальной (линия 2 на рис. 7.1). Оптимальная характеристика находится эмпирически так, чтобы минимизировать значение погрешности нелинейности. Нелинейность обычно определяется в относитель- ных единицах, но в справочных данных приводится также и в ЕМР. Для харак- теристики, приведенной на рис. 7.1, Дифференциальная нелинейность - максимальное изменение (с учетом знака) отклонения реальной характеристики преобразования Uвых(D) от опти- мальной при переходе от одного значения входного кода к другому смежному значению. Обычно определяется в относительных единицах или в ЕМР. Для характеристики, приведенной на рис. 7.1, Монотонность характеристики преобразования - возрастание (умень- шение) выходного напряжения ЦАП Uвых при возрастании (уменьшении) входного кода D. Если дифференциальная нелинейность больше относительно- го шага квантования h/Uпш, то характеристика преобразователя немонотонна. Температурная нестабильность преобразователя характеризуется тем- пературными коэффициентами погрешности полной шкалы и погрешности смещения нуля. Погрешности полной шкалы и смещения нуля могут быть устранены ка- либровкой (подстройкой). Погрешности нелинейности простыми средствами устранить нельзя. 7.2. Динамические параметры Динамические параметры ЦАП определяются по изменению выходного сигнала при скачкообразном изменении входного кода, обычно от величины "все нули" до "все единицы". Переходная характеристика ЦАП приведена на рис. 7.2. Время установления - интервал времени от момента изменения входно- го кода (на рис. 7.2 t=0) до момента, когда в последний раз выполняется равен- ство |Uвых-Uпш|=d/2. 40 Рис. 7.2 Скорость нарастания - максимальная скорость изменения Uвых(t) во время переходного процесса. Определяется как отношение приращения DUвых ко времени t, за которое произошло это приращение. Обычно указывается в технических характеристиках ЦАП с выходным сигналом в виде напряжения. У ЦАП с токовым выходом этот параметр в большой степени зависит от типа вы- ходного ОУ. 8. Интерфейсы ЦАП Важную часть ЦАП составляет цифровой интерфейс, т.е. схемы, обеспе- чивающие связь управляющих входов ключей с источниками цифровых сигна- лов. Структура цифрового интерфейса определяет способ подключения ЦАП к источнику входного кода, например, к микропроцессору. Свойства цифрового интерфейса непосредственно влияют и на форму кривой сигнала на выходе ЦАП. Так, неодновременность поступления битов входного слова на управля- ющие входы ключей преобразователя приводит к появлению узких выбросов в выходном сигнале при смене кода. При управлении ЦАП от цифровых устройств с жесткой логикой управ- ляющие входы ключей ЦАП могут быть непосредственно подключены к выхо- дам цифровых устройств, поэтому во многих моделях ИС ЦАП, особенно ран- них (572ПА1, 594ПА1, 1108ПА1, AD565А и др.), сколько-нибудь существенная цифровая часть отсутствует. Если же ЦАП входит в состав микропроцессорной системы и получает входной код от шины данных, то он должен быть снабжен устройствами, позволяющими принимать входное слово от шины данных, ком- мутировать в соответствии с этим словом ключи ЦАП и хранить его до получе- ния другого слова. Для управления процессом загрузки входного слова ЦАП должен иметь соответствующие управляющие входы и схему управления. В за- висимости от способа загрузки входного слова в ЦАП различают преобразова- тели с последовательным и параллельным интерфейсами входных данных. 41 8.1. ЦАП с последовательным интерфейсом входных данных Такой преобразователь содержит на кристалле помимо собственно ЦАП дополнительно также последовательный регистр загрузки, параллельный ре- гистр хранения и управляющую логику. Чаще всего используется трехпровод- ный интерфейс, который обеспечивает управление преобразователем от SPI, QSPI, MICROWIRE интерфейсов процессоров. При активном уровне сигнала CS (в данном случае - нулевом) входное слово длины N (равной разрядности ЦАП) загружается по линии DI в регистр сдвига под управлением тактовой по- следовательности CLK. После окончания загрузки, выставив активный уровень на линию LD, входное слово записывают в регистр хранения, выходы которого непосред- ственно управляют ключами ЦАП. Для того, чтобы иметь возможность переда- вать по одной линии данных входные коды в несколько ЦАП, последний разряд регистра сдвига у многих моделей ЦАП с последовательным интерфейсом со- единяется с выводом ИМС DO. Этот вывод подключается ко входу DI следую- щего ЦАП и т.д. Коды входных слов передаются, начиная с кода самого по- следнего преобразователя в этой цепочке. На рис. 8.1 а приведена схема ЦАП с последовательным интерфейсом, на рис. 8.1 б - временная диаграмма, отражающая процесс загрузки входного слова в ЦАП AD7233. Минимально допустимые значения интервалов времени (по- рядка 50 нс), обозначенных на временных диаграммах, указываются в техниче- ской документации на ИС. Рис. 8.1 На рис. 8.2 приведен вариант схемы подключения ЦАП с последовательным интерфейсом к микроконтроллеру (МК). 42 Рис. 8.2 На время загрузки входного слова в ЦАП через последовательный порт МК, к которому могут быть также подключены и другие приемники, на вход CS (выбор кристалла) подается активный уровень с одной из линий ввода- вывода МК. После окончания загрузки МК меняет уровень на входе CS и, вы- ставив активный уровень на входе LD ЦАП, обеспечивает пересылку входного кода из регистра сдвига ЦАП в регистр хранения. Время загрузки зависит от тактовой частоты МК и обычно составляет единицы микросекунд. 8.2. ЦАП с параллельным интерфейсом входных данных На рис. 8.3 а приведена схема ЦАП с параллельным интерфейсом. На N входов данных N-разрядного ЦАП подается все входное слово целиком. Ин- терфейс такого ЦАП включает два регистра хранения и схему управления. Два регистра хранения нужны, если пересылка входного кода в ЦАП и установка выходного аналогового сигнала, соответствующего этому коду, должны быть разделены во времени. Подача на вход асинхронного сброса CLR сигнал низко- го уровня приводит к обнулению первого регистра и, соответственно выходно- го на пряжения ЦАП. Рис. 8.3 43 Пример схемы подключения 12-ти разрядного ЦАП с параллельным ин- терфейсом МАХ507 к 16-ти разрядному микропроцессору (МП) Intel 8086 при- веден на рис. 8.4. Процессор посылает входной код в ЦАП как в ячейку памяти данных. Вначале с шины адрес/данные поступает адрес ЦАП, который фикси- руется регистром по команде с выхода ALE микропроцессора и, после дешиф- рации, активизирует вход CS ЦАП. Вслед за этим МП подает на шину ад- рес/данные входной код ЦАП и затем сигнал записи на вход WR. Рис. 8.4 Для подключения многоразрядных ЦАП с параллельным интерфейсом к восьмиразрядным МП и микроконтроллерам используется второй вариант па- раллельного интерфейса. Он предусматривает наличие двух параллельных за- грузочных регистров для приема младшего байта входного слова МБ и старше- го байта - СБ (рис. 8.5). Пересылка байтов входного слова в загрузочные реги- стры может происходить в любой последовательности. Рис. 8.5 44 Список использованной литературы 1. Федерков Б.Г., Телец В.А., Микросхемы ЦАП и АЦП: функционирование, параметры, применение.- М.: Энергоиздат, 1990. –320с. 2. Бирюков С. Цифровые устройства на МОП интегральных микросхемах. - М.: Радио и связь, 1996. 3. Быстродействующие интегральные микросхемы ЦАП и АЦП и измерение их параметров. Под редакцией Марцинкявючеса.- М.: Радио и связь. 1988 – 224с. 4. Вениаминов В. Н., Лебедев О. Н., Мирошниченко А. И. Микросхемы и их применение: Справ. Пособие. – М.: Радио и связь, 1989. =240 с. 5. Валах В.В., Григорьев В.Ф., Быстродействующие АЦП для измерения фор- мы случайных сигналов М.: Приборы и техника эксперимента. 1987, №4 с.86-90 6. Измерения и контроль в микроэлектронике: Учебное пособие по специаль- ностям электронной техники/Дубовой Н.Д., Осокин В.И., Очков А.С. и др.; Под ред. А.А.Сазонова.- М.: Высш. шк.,1984.-367с. 7. Аналоговая и цифровая электроника. Учебник для вузов/ Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров.- М.: Горячая Линия – Телеком, - 1999.- 768 с. 45 Содержание 1. Аналого-цифровые преобразователи. . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 3 Введение . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 3 1.1. Параллельные АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4 1.2. Последовательно-параллельные АЦП. . . . . . . . . . . . . . . . . . . . . . . .5 1.3. Последовательные АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . 8 1.4. Интегрирующие АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11 1.5. Преобразователи напряжение-частота. . . . . . . . . . . . . . . . . . . . . . . 14 2. Системы сбора данных и микроконверторы. . . . . . . . . . . . . . . . . . . . . . 15 3. Интерфейсы АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16 3.1. АЦП с параллельным интерфейсом выходных данных. . . . . . . . . 17 3.2. АЦП с последовательным интерфейсом выходных данных. . . . .18 4. Параметры АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19 4.1. Статические параметры. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 4.2. Динамические параметры. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22 5. Обзор микросхем АЦП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22 6. Цифро-аналоговые преобразователи. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 6.1.Классификация ЦАП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 6.2.Последовательные ЦАП . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28 6.3.Параллельные ЦАП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 7. Параметры ЦАП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37 7.1. Статические параметры. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 7.2. Динамические параметры. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39 8. Интерфейсы ЦАП. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40 8.1. ЦАП с последовательным интерфейсом входных данных . . . . . . .41 8.2. ЦАП с параллельным интерфейсом входных данных . . . . . . . . . . 42 Список использованной литературы . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Содержание. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Приложение А. Микросхемы АЦП, ЦАП, УВХ и ПЧН. . . . . . . . . . . . . . . . . 44 Приложение Б. Микросхемы ЦАП . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46 46 Приложение А Микросхемы АЦП, ЦАП, УВХ и ПЧН Микросхема Аналог Назначение К417ПА1 DAC85C ЦАП 13 разрядов 15 мкс К417ПА2 DAC85C-CB1 ЦАП 13 разрядов 15 мкс 427ПА1 DAC9377-16 15-разрядный ЦАП 427ПА2 427ПА2 DAC370-18 16-разрядный ЦАП 427ПА3 18-разрядный ЦАП, 20 мкс 427ПА4 16-разрядный ЦАП, 30 мкс 572ПА1А-В КР572ПА1А-Г AD7520 10-разрядный ЦАП умножающий, Tуст=5 мкс 572ПА2А 572ПА2Б К572ПА2А-В 7541 12-разрядный ЦАП умножающий, Tуст=15 мкс, с функцией записи и хр анения циф- ровой информации КР572ПА6 AD7533 10-разрядный ЦАП умножающий КР572ПА7 AD7541A 12-разрядный ЦАП умножающий 572ПВ1А 572ПВ1Б КР572ПВ1А-В AD7570 12-разрядный АЦП маломощный, Iпотр=5 мА 572ПВ2 КР572ПВ2А-В ICL7107 Интегрирующий АЦП с выходом на семисег- ментный индикатор, 3.5 десятичных раз- ряда Н572ПВ3А,Б AD7574 АЦП сопрягаемый с микропроцессором, 8 разрядный 15 мкс. К572ПВ4А,Б AD7581 8-канальный АЦП совместимый с МП 8 раз- рядов 32 мкс/канал КР572ПВ5А ICL7106 АЦП на 3.5 десятичных разряда с выводом на ЖКИ 572ПВ6 ICL7135 АЦП на 4.5 десятичных разряда, КМОП, для мультиметров КР572ПП2 ICL7104 Схема управления и аналоговые ключи ин- тегрирующего АЦП (для работы совместно с ИС 1102ПП2 (17 бит, 600 мс) 594ПА1 К594ПА1 AD562 12-разрядный ЦАП умножающий, Tуст=3.5 мкс 1100СК2 КР1100СК2 HA2420 Устройство выборки и хранения КР1100СК3 КФ1100СК3А,Б LF-398 Устройство выборки и хранения, Т= 45 мкс, экономичное КФ1100СК4 1100СК4 1100СК4А Устройство выборки и хранения Т= 0.5-1.0 мкс Т= 1.5 мкс Т= 1.0 мкс КФ1100СК5А,Б Устройство выборки и хранения, Т= 0.5- 1.0 мкс 1107ПВ1 TDC1014J 6-разрядный АЦП F=20 МГц 1107ПВ2 К1107ПВ2 TDC1007J TDC1007 8-разрядный АЦП F=20 МГц 47 К1107ПВ3А К1107ПВ3Б К1107ПВ3В SDA5010 SDA6020 SDA6020 6-разрядный АЦП F=100(А),50(Б,В) МГц К1107ПВ4А,Б TDC1025J 8-разрядный АЦП быстродействующий, ча- стота преобразования до 100 МГц КС1107ПВ5А-Б КР1107ПВ5 SDA5200 6-разрядный АЦП с быстродействием 100 МГц К1107ПВ6 TDC1019J 10-разрядный АЦП. Частота преобразова- ния 15-20 Мгц М1107ПВ7 8-разрядный АЦП. Частота преобразования 100 Мгц 1108ПА1А 1108ПА1Б К1108ПА1А К1108ПА1Б Н1108ПА1А HI562-B - HI562 12-разрядный ЦАП, Tуст=0.4 мкс Н1108ПА2 AD558 8-разрядный ЦАП сопрягаемый с микропро- цессором, Tуст=1.5 мкс 1108ПА3 MC1506 6-разрядный ЦАП. Tуст=100 нс на точ- ность 0.01%. 1108ПВ1А-В TDC1013 10-разр. АЦП Tпр=1 мкс К1108ПВ2 AM6112C Быстродействующий функционально закон- ченный АЦП на 12 разрядов 1108ПП1 VFC-32SM Преобразователь напряжение-частота- напряжение прецизионный КР1108ПП1А КР1108ПП1Б VFC-32KP Преобразователь напряжение- частота- напряжение 1108ПП2 ICL8068 Аналоговая часть интегрирующего АЦП (для работы совместно с ИС 1102ПП2) 17 бит, 600 мс 1113ПВ1 К1113ПВ1 AD571 AD571KD 10-разрядный АЦП Tпр=30 мкс 10-разрядный АЦП Tпр=30 мкс Н1113ПА1 12-разрядный ЦАП Tпр=2.5 мкс М1118ПА1 К1118ПА1 КМ1118ПА1 MC10318 8-разрядный ЦАП быстродействующий, Тз=6 нс М1118ПА2 КР1118ПА2 TDC1016J TDC1016J-10 10-разрядный ЦАП быстродействующий, Тз=50 нс КР1118ПА3 М1118ПА3А,Б КР1118ПА301 SP9768 8-разрядный ЦАП быстродействующий, Туст=5-10 нс КМ1118ПА4 КР1118ПА4 CX20051 10-разрядный ЦАП 20 нс КР1118ПА5 HI5612фа 12-разрядный ЦАП. Tуст=100 нс КС1118ПА6 10-разрядный ЦАП. Tуст=10 нс 1132ПВ1 Быстродействующий АЦП М1143ПП1 Прецизионный преобразователь напряже- ние-частота-напряжение 1148ПА1 10-разрядный ЦАП Tуст=1.0 мкс КР1446ПВ1 КФ1446ПВ1 10-разрядный АЦП, 320 нс (тип), Uвх=0- 5в, Еп=+5в. 48 Приложение Б Микросхемы ЦАП с разрядностью 8 бит фирмы Analog Devices и струк- турная схема ИС ADV7120 Микросхемы ЦАП с разрядностью 10 бит фирмы Analog Devices и струк- турная схема ИС ADV7128 Микросхе- ма Кол-во ЦАП в корпусе Тип выхода (ток/напряж ение) Интерфейс данных Выходной диапазон ИОН, внутр./внеш н. Напряжение питания, В ном. Потребляе- мая мощ- ность, мВт макс. ADV7120 3 Ток Паралл. 0- 20 мА внешн. (+5) 625 ADV101 3 Ток Паралл. 0- 20 мА внешн. (+5) 625 Мик- ро- схема Кол-во ЦАП в корпусе Тип выхода (ток/напряжен ие) Интер- фейс данных Выход- ной диа- пазон ИОН, внутр./внешн. Напряжение питания, В ном. Потребляе- мая мощ- ность, мВт макс. AD9761 2 Ток Паралл. дифф. (0...10 мА) внутр./внешн. (+2.7...+5.5), (+3), (+3.3), (+5) 250 ADV7128 1 Ток Паралл. Uni 20мА внешн. (+5) 625 |