Разработка технической документации автоматизации ленточного конвеера. 1. Разработка функциональной схемы системы автоматизации
 Скачать 1.01 Mb.
|
|
2.2.2 Технические характеристики модулей, блоков. Описание работы и настройки Восьмиразрядное арифметико-логическое устройство микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованных чисел. В состав блока регистров входят: - 16-разрядный регистр адреса команды (IP); - 16-разрядный регистр указателя стека (SP); - 16-разрядный регистр временного хранения (WZ); - 16-разрядная схема инкремента-декремента и шесть 8-разрядных регистров общего назначения (B, C, D, E, H, L), которые могут использоваться и как три 16-разрядных регистра (BC, DE, HL). Микропроцессор выполняет команды по машинным циклам. Число циклов, необходимое для выполнения команды, зависит от её типа и может быть от одного до пяти. Машинные циклы выполняются по машинным тактам. Число тактов в цикле определяется кодом выполняемой команды и может быть от трёх до пяти. Длительность такта равна периоду тактовой частоты и при частоте . Таблица 3 – Функциональное назначение выводов.
 Рисунок 9 - Диаграмма состояния типичного машинного цикла КР580ВМ80А На рисунке 9, изображена диаграмма состояния типичного машинного цикла, показывающего последовательность перехода от такта к такту в машинном цикле и влияние внешних сигналов RDY, HLD и INT на выполнение машинного цикла. После подачи на вывод SR сигнала высокого уровня микропроцессор устанавливается в исходное состояние. В такте Т1 микропроцессор выдаёт на адресный канал адрес ячейки, в которой хранится команда программы, а через канал данных – информацию состояния. В такте Т2 анализируются состояния сигналов на входе RDY, «Подтверждение останова» и в зависимости от состояния сигналов МП переходит в состояние ожидания, ожидания или к выполнению такта Т3. В такте Т3 при наличии сигнала высокого уровня на входе RDY МП принимает информацию по каналу данных; анализируя состояние сигнала на входе HLD и если этот сигнал высокого уровня, то после окончания такта Т3 переходит в состояние захвата. В зависимости от кода выполняемой команды машинный цикл завершается после выполнения тактов Т3, Т4 или Т5. В конце машинного цикла снова анализируется состояние сигнала на входе HLD. При низком уровне сигнала проверяется, окончено ли выполнение команды. Если команда не закончена, то микропроцессор выполняет следующий машинный цикл команды, начиная с такта Т1. В конце каждой команды микропроцессор анализирует состояние сигнала на INT.Если сигнал высокого уровня и прерывание было ранее разрешено командой Е1, то микропроцессор переходит к выполнению машинного цикла «Прерывание», начиная с такта Т1. В противном случае выполняется первый машинный цикл новой команды с такта Т1. Действия, выполняемые микропроцессором в конкретном машинном цикле, определяются 8-разрядной информацией состояния, которая выдаётся через канал данных в такте Т1 каждого машинного цикла. Эта информация может использоваться для выработки сигналов обращения к ЗУ, УВВ и для организации различных режимов работы микропроцессора. В зависимости от сочетания сигналов состояния, выдаваемых в конкретном цикле, машинные циклы можно разделить 10 типов: 1.Цикл М1 – приём байта команды в регистр команд. 2.Цикл чтения ЗУ – чтение ЗУ по содержимому программного счётчика или содержимому одного из регистров BC, DE, HL. 3.Цикл записи в ЗУ – запись в ЗУ по содержимому одного из регистров BC, DE, HL. 4. Цикл чтения стека - чтение ЗУ по содержимому указателя стека 5.Цикл записи в стек – запись в ЗУ по содержимому указателя стека. 6.Цикл ввода – ввод информации в регистр результата (аккумулятор) из внешнего устройства. 7.Цикл вывода – вывод информации из регистра результата во внешнее устройство. 8.Цикл прерывания – приём кода команды RST или CALL из контроллера прерываний. 9.Цикл останова. 10.Цикл прерываний при останове – приём кода команды RST или CALL при выводе микропроцессора из режима «Останов» по прерыванию. При выполнении команд микропроцессор может переходить из трёх состояний: «Ожидание», «Захват» и «Останов», длительность которых определяется внешними управляющими сигналами. Сигналами высокого уровня на входе RDY обеспечивает автоматическое выполнение команд программы микропроцессором с частотой тактовых сигналов. Если на выводе RDY установлен сигнал низкого уровня, то микропроцессор переходит в режим «Ожидание» и формирует выходной сигнал W1 высокого уровня. Сигнал RDY может быть использован для согласования работы микропроцессора с работой медленнодействующих устройств, если длительность их цикла обращения составляет более одного периода тактовой частоты, а также для организации пошагового (по циклам) выполнения команды или покомандного выполнения программы. При подаче на вход HLD сигнала высокого уровня микропроцессор переходит в состояние «Захват» и подтверждает переход в это состояние формированием сигнала высокого уровня на выходе HLDА. Буферные схемы канала адреса и данных микропроцессора переключаются в высокоомное состояние, а выходные управляющие сигналы в состояние низкого уровня (за исключением NR или HLDА).Микропроцессор переходит в состояние «Захват» в такте Т3, если выполняется цикл чтения и на входе RDY сигнал высокого уровня, и в такте, следующим за Т3, если выполняется цикл записи. Сигналы HLD и HLDА позволяют организовать режим прямого доступа к памяти для любого внешнего устройства, формирующего сигнала HLD. При выполнении команды HLT микропроцессор переходит в состояние «Останов» и переводит буферные схемы канала адреса и данных в высокоомное состояние. Из состояния «Останов» микропроцессор выходит при наличии сигнала высокого уровня на одном из его входов: на входе SR – микропроцессор начинает работать с такта Т1 цикла М1; на входе HLD – микропроцессор переходит в состояние «Захват», а после перехода сигнала HLD на низкий уровень возвращается в состояние «Останов»; на входе INT – микропроцессор переходит к выполнению цикла прерывания при останове с такта Т1, если команде HLT предшествовала команда Е1 «разрешение прерывания», иначе остаётся в состоянии «Останов». Сигнал высокого уровня на выводе INT позволяет прерывать выполнение текущей программы и переводить микропроцессор на выполнение подпрограммы обслуживания устройства, выдавшего запрос прерывания. При поступлении сигнала INT микропроцессор (после окончания текущей команды) переходит с такта Т1 к выполнению машинного цикла «Прерывание» в том случае, если прерывание было разрешено ранее командой Е1.При выполнении цикла «Прерывание» в такте Т1 микропроцессор выдаёт по шине данных сигнал состояния «Подтверждение прерывания», который используется для разрешения выдачи из внешнего контроллера прерывания (КР580ВН59) на канал данных системы команды и адреса перехода на подпрограмму прерывания. По окончании подпрограммы прерывания осуществляют возврат к прерванной программе. Сигнал высокого уровня на входе SR (длительность которого должна быть не менее трёх периодов тактовой частоты) устанавливает микропроцессор в исходное состояние: триггер разрешения прерывания, триггер захвата, регистр команд, регистр признаков и регистр адреса команды устанавливаются в нулевое состояние. После окончания действия сигнала SR микропроцессор производит первое обращение за чтением команды к ячейке памяти по адресу 000016 Система команд микропроцессора состоит из 78 базовых команд, которые можно разделить на пять групп: команды передачи данных – используются для передачи данных из регистра в регистр, из памяти в регистр, из регистра в память; логические команды: И, ИЛИ, исключающее ИЛИ, сравнение, сдвиги; команды переходов – используются для условных и безусловных переходов, вызова подпрограмм и возврата из них; команды управления, ввода/вывода и работы со стеком – используются для управления прерыванием, регистром признаков, ввода и вывода информации. В микропроцессоре КР580ВМ80А принят формат информационного слова, представляющего собой 8-разрядное двоичное слово (байт). Формат информационного слова (данных):
Где D7 - старший разряд слова, D0 – младший разряд. Отрицательные числа хранятся в памяти в дополнительном коде. Формат команды зависит от типа операции и может быть одно-, двух- и трёхбайтовым. Байты двух- и трёхбайтовых команд должны храниться в ячейках памяти, следующих одна за другой. Адрес первого байта всегда является адресом кода операции. Формат команд микропроцессора  Операнды команд могут храниться в программно доступных регистрах микропроцессора или памяти. Для указания операнда в регистре используется регистровая и регистровая неявная адресация, для указания операнда в памяти – непосредственная, прямая, косвенная, регистровая и стековая адресации. Регистр признаков микропроцессора используется для хранения пяти битов признаков, которые вырабатываются в результате выполнения некоторых операций: S – бит знака; равен 1, если старший значащий разряд результата операции равен 1 (то есть результат операции – отрицательное число); Z – бит нуля; равен 1, если результат операции равен нулю; АС – бит вспомогательного переноса; равен 1, если при выполнении операции был перенос их третьего разряда сумматора в четвёртый; С – бит переноса; равен 1, если при выполнении операции был перенос из седьмого разряда сумматора или заём в седьмой разряд сумматора; Р – бит чётности; равен 1, если число единиц результата операции чётное; Счетчик команд (СК) предназначен для формирования текущего адреса местонахождения команды в программной памяти. Счетчик команд содержит 12 разрядов. Содержимое СК увеличивается после выбора каждого байта команды и может изменяться скачкообразно при выполнении команд условных, безусловных переходов при выполнении команд CALL и при выполнении прерываний. Старший разряд СК изменяется только программно. Счетчик команд разбит на две части: счетчик младших разрядов (биты 0—7) и счетчик старших раз рядов (биты 8—11). Дешифратор и регистр команд предназначены для записи, хранения и декодировании команд, поступающих из программной памяти. С выхода дешифратора снимаются управляющие сигналы, осуществляющие выполнение команд. Оперативное запоминающее устройство предназначено для хранения данных, получаемых при обработке информации.Восьмиуровневый 16-разрядный стек с адресами используются только как ОЗУ данных. Для записи и выборки данных из ОЗУ используются два вида адресации: прямая и косвенная (регистровая). При прямой адресации в коде команды три младших бита определяют адрес РОН. При косвенной адресации место расположения адреса указывается в команде. С помощью косвенной адресации можно адресоваться к любой ячейке ОЗУ. Программист по своему усмотрению может использовать для хранения данных любые неиспользованные ячейки — регистры банков РОН, стек, а также имеет доступ к любой из ячеек ОЗУ посредством косвенной адресации. В микро-ЭВМ предусмотрена возможность расширения памяти данных путем подключения микросхем ОЗУ емкостью до 256 байт. Общая емкость ОЗУ в этом случае будет равна 324 байт. Стробируется информация внешнего ОЗУ сигналами WR и RD. Устройство ввода/вывода служит для организации обмена информации микро-ЭИМ внешними устройствами. В микро ЭВМ имеется 27 линий ввода/вывода, 24 из которых соединены в три 8-разрядных порта (Р0, Р1 и Р2). Порт РО (DВО—DВ7)-двунаправленный, порты Р1, Р2- квазидвунаправленные. Порты Р1и Р2имеют идентичные характеристики. Данные, записанные на этих портах статически фиксируются и не изменяются до перезаписи. Как входы эти линии не фиксируются, т. е. входные данные должны присутствовать до считывания по команде приема данных. Для использования портов Р1, Р2 в качестве входов микро-ЭВМ должна выдать сначала 1 по соответствующим линиям Р1, Р2 по команде выдачи данных. Порты Р1и Р2устанавливаются в состояние 1 также после подачи сигнала SR. Порт Р0 - 8-разрядный двунаправленный порт с тремя состояниями; он может использоваться и в качестве статически фиксированного выходного порта или нефиксированного входного порта. Информация, выдаваемая портом Р0с помощью команд OUTL, BUS, A; МОV Х @ R, A, сопровождается стробимпульсом WR. При записи информации в порт РОс помощью команд INSA, BUS и MOVX A, @ R вырабатывается стробимпульс RD. Кроме операций ввода/вывода информации предусмотрена возможность выполнения логических операций И, ПЛИ непосредственно на портах P0, P1и Р2с помощью команд ANLP, # DATA: ORLP, # DATA: ANL BUS. # DATA: ORL BUS, # DATA. Три линии ввода/вывода (ТО, Т1, INT)используются как входы, проверяемые командами условного перехода. Линия ТОможет использоваться для выдачи тактовых сигналов частотой Fbq/3 по команде ENTO CLK. Линия T1 может быть использована как вход счетчика внешних событий для счетчика/таймера. Линия INT может быть использована для внешнего аппаратного прерывания. Кроме того, микро-ЭВМ позволяет увеличить число линий ввода/вывода, если использовать команды MOVD P, A: ANLD P, Aи соответствующую схему. При этом обмен информацией осуществляется через порт Р2[Р2(0) -Р2(3).Каждая пересылка состоит из двух 4-разрядных полубайтов. Первый содержит код операции и адрес порта, а второй четыре бита данных А. Синхронизация осуществляется сигналом PR Переход сигнала РК с высокого уровни на низкий указывает, что на выходах Р2(0)- Р2(3)находятся код операции и адрес порта, а переход сигнала с низкого уровня на высокий указывает на то, что на выводах Р2(0)- Р2(3) находятся данные — содержимое четырех младших разрядов аккумулятора. Устройство управления и синхронизации предназначено для выработки сигналов, обеспечивающих выполнение команд; оно состоит из следующих узлов: генератора, формирователя внутренних тактовых сигналов, формирователей сигналов состояний и режимов работы. Формирователь внутренних тактовых сигналов осуществляет деление частоты встроенного генератора на 3 и выработку внутренних тактирующих сигналов.Прекратить выдачу тактовых сигналов на вывод можно только сигналом SR. С выхода делителя тактирующие сигналы поступают на вход делителя на. Формирователи сигналов состояний и режимов работы определяют режимы работы микро-ЭВМ. В качестве входных сигналом формирователи используют сигналы EMA, PR, TO, SS, SR. Комбинации этих сигналов реализуют основные режимы работы микро-ЭВМ. Схема условных переходов предназначена для формирования сигналов управления для ветвления программы при выполнении команд условных переходов.  Рис.10. Схемы подключения к микросхеме резонатора(а), LС-цепи (б), внешнего источника тактовых сигналов (в), резонатора в режиме работы с внутренней памятью команд и автоматическим сбросом (г). Таймер/счетчик предназначен для подсчета внешних событий (используется внешний сигнал Т1) и генерирования временных интерна лов. В состав таймера/счетчика входят: делитель на 32, счетчик, триггер флага таймера счетчика. Микро-ЭВМ имеет набор режимов, с помощью которых осуществляются управление работой микро-ЭВМ, контроль и отладка программ. Микро-ЭВМ может работать в режимах: проверки программной памяти, работы с внутренней памятью, работы с внешней памятью, пошагового выполнения команд, программирования внутреннего ППЗУ Инициализация (сброс) микросхемы осуществляется сигналом SR (активный - низкий уровень напряжении). Вывод SR -- это вход с триггером Шмидта, который в сочетании с внешним конденсатором, подключенным между входом SR и корпусом, обеспечивает внутренний импульс сброса достаточной длительности для гарантированного сброса всей микросхемы. Если импульс SR генерируется внешним источником совместно с включением пи танин, то длительность его должна быть не менее 50 мс. Если есть необходимость синхронизации внешних устройств ввода\вывода, то можно использовать сигнал ALE, выдаваемый микро-ЭВМ в каждом машинном цикле. | ||||||||||||||||||