Б.И. Дубовик. Конспект лекций по электронике для студентов направления 550200 (Автоматизация и управ. Б.И. Дубовик. Конспект лекций по электронике для студентов напра. Конспект лекций для студентов направления 550200 (Автоматизация и управление) специальности
 Скачать 0.94 Mb.
|
МультиплексорыМультиплексор – это комбинационная функциональная схема, передающая сигнал на выход с одного из входов, адрес которого выставляется на адресных входах схемы. Промышленностью выпускаются мультиплексоры на 4, 8, и 16 входов в отдельных микросхем, причём устройства на 4 входа выпускаются сдвоенными, т.е. по 2 в одном корпусе. Условное обозначение мультиплексоров – КП (например, 155КП7, 155КП5 и т.д.), а графическое изображение представлено на рис. 2.9  рис. 2.9. Схемное изображение мультиплексора. Двоичный адрес служит для выбора входа, сигнал с которого должен поступать на выход. Например, мультиплексор, имеющий 8 информационных входов, использует для адресации к ним 3-разрядный адресный вход, как показано на рисунке. Кроме того, мультиплексор имеет, как правило, стробирующий (или разрешающий) вход S. Подавая соответствующий сигнал на этот вход, можно включить или отключить мультиплексор. Демультиплексоры и дешифраторыДемультиплексор – это комбинационная функциональная схема, принимающая входной сигнал и направляющая его на один из нескольких выходов в соответствии с двоичным кодом, действующим на адресных входах. Остальные выходы в этом случае находятся либо в неактивном, либо в третьем (высокоимпедансном) состоянии. Аналогично работает и дешифратор, единственное отличие которого состоит в том, что на входы подается только адрес, возбуждающий один из выходов схемы. Часто схемы демультиплексоров и дешифраторов имеют стробирующий вход S. Условное обозначение дешифраторов – демультиплексоров – ИД (например, 155 ИД3, 155 ИД4 и т.д.), а графичекое изображение представлено на рис. 2.10. рис. 2.10. Схемное изображение мультиплексора. СумматорыСумматор – это комбинационная функциональная схема, предназначенная для суммирования двоичных чисел. Таблица истинности для суммы А и В будет
Алгебраическая запись будет: Схема, реализующая функции S и С, показана на рис.2.11 и называется полусумматором (НА). рис. 2.11. Схемная реализация полусумматора. Для выполнения арифметической суммы двух разрядов А и В и разряда переноса С необходим полный сумматор, схема которого показана на рис. 2.12. рис. 2.12. Схемная реализация полного сумматора. Принятое схемное изображение полного сумматора представлено на рис. 2.13. рис. 2.13. Схематическое изображение полного сумматора. На основе полных сумматоров строится схема сумматора на любое число разрядов. Например, на рис. 2.14 представлена схема 3-х разрядного полного сумматора. рис. 2.14. Схема трехразрядного цифрового сумматора. Лекция № 30. Основные параметры цифровых логических схем. План лекции. 1. Уровни напряжений; 2. Помехоустойчивость; 3. Нагрузочная способность; 4. Быстродействие. Совокупность интегральных схем, реализующих логические функции и объединенных общим типом схемы, называется логическим семейством. Логические схемы одного семейства легко между собой соединяются, так как они, как правило, согласованны по величине логических уровней, по нагрузочной способности, по временным параметрам. Поэтому при соединение цифровых схем специального назначения необходимо выбирать одно логическое семейство. Если же в процессе разработки цифрового устройства по тем или иным причинам пришлось использовать схемы из разных логических семейств, то в этом случае для согласования параметров приходится в большинстве случаев конструировать дополнительные буферные схемы. При выборе определённого логического семейства для конкретных целей руководствуются такими факторами, как уровни напряжений, быстродействие, помехозащищенность, рассеиваемая мощность, стоимость. Остановимся на этих характеристиках более подробно. Уровни напряжений. В настоящее время основная масса цифровых схем, выпускаемых промышленностью, питается от одного источника +5 В. Гораздо меньше выпускается схем с напряжением питания до +25 В и совсем мало с отрицательным напряжением питания. Выходное напряжение любой цифровой схемы может принимать два значения: высокий уровень и низкий уровень в зависимости от входных сигналов. Чаще всего высокий уровень выходного напряжения принимают за логическую 1, а низкий за логический 0. Такая логическая система называется позитивной логикой. Если же принято обратное соответствие, что на практике встречается очень редко, то система называется негативной логикой. Так как выходное напряжение любой логической схемы, соответствующее либо высокому, либо низкому уровню, может иметь какой-то разброс в зависимости от колебаний напряжения питания, изменения нагрузки, а также от схемы к схеме, то как правило для логической 1 или 0 выбирают пересекающиеся интервалы напряжений. Рассмотрим для примера простейшую схему инвертора (рис. 2.15). рис. 2.15. Схема инвертора. Передаточная характеристика Uвых= f(Uвх) инвертора представлена на рис. 2.16. рис. 2.16. Передаточная характеристика инвертора. Зона 1 соответствует состоянию 0 входного сигнала, а зона 2 – состоянию 1 входного сигнала. Зона 3 соответствует состоянию 0 выходного сигнала, а зона 4 – состоянию 1 выходного сигнала. Для примера отметим, что для большего числа семейств логических схем U0 принято равным приблизительно 0,4 – 0,8 В, т.е. логическому 0 соответствует интервал напряжений от 0 до 0,4 – 0,8 В, а U1 принято равным приблизительно 2 – 2,4 В, т.е. логической 1 соответствует интервал напряжений от 2 – 2,4 В до Uп. Существует также интервал напряжений между U1 и U0, неопределённый в отношение состояний логического 0 или логической 1. |