Курсовой по ОПЭКБ(1). Курсовой проект по дисциплине Основы проектирования электронной компонентной базы
 Скачать 0.6 Mb.
|
 Рисунок 2 – Условно-графическое обозначение транзисторов и ключевая модель транзисторов 2 КМОП-логика На рис. 3 показаны схема и символ для КМОП-инвертора, использующего один транзистор nMOS и один транзистор pMOS. Полка в верхней части указывает VDD и треугольник в нижней части указывает на заземление. Когда на вход A подаётся 0, транзистор nMOS выключен и транзистор pMOS включен. Таким образом, выход Y вытягивается до 1, потому что он подключен к VDD, но не к GND. И наоборот, когда A равно 1, nMOS включен, pMOS выключен, и выходной сигнал опускается до 0. Это отражено в таблице 1.   а б а – Схема инвертора; б – Условно-графическое обозначение инвертора Рисунок 3 – Инвертор Таблица 1 – Таблица истинности инвертора
3 Изготовление КМОП инвертора На рис. 4 изображена конструкция КМОП-инвертора по слоям.  Рисунок 4 – конструкция КМОП-инвертора Транзистор pMOS требует область n-типа, поэтому n-well рассеивается в подложку в ее границах. Транзистор nMOS имеет сильно легированные области истока и стока n-типа и поликремниевый затвор над тонким слоем диоксида кремния (SiO2, также называемый оксидом затвора). Области диффузии n+ и p+ указывают на сильно легированный кремний n-типа и p-типа. Транзистор pMOS имеет подобную структуру с P-типом зонами истока и стока. Поликремниевые затворы двух транзисторов связаны где-то вне страницы и образуют вход A. Исток - nMOS транзистора подключен к металлической заземляющей линии, а источник pMOS -транзистора подключен к металлической VDD-линии. Стоки двух транзисторов соединены с металлом, чтобы сформировать выход Y. Толстый слой SiO2, называемый полевым оксидом, предотвращает замыкание металла на другие слои, кроме тех, где контакты явно вытравлены. Переход между металлом и слегка легированным полупроводником образует диод Шоттки, который несет ток только в одном направлении. Когда полупроводник легирован более сильно, он формирует хороший омический контакт с металлом который обеспечивает низкое сопротивление для обратной подачи тока. Подложка должна иметь низкий потенциал во избежание смещения вперед p-n-перехода между подложкой p-типа и источником или стоком n+ nMOS. Точно так же n-well должен быть привязан к высокому потенциалу. Это, преимущественно, делается путём более сильного легирования подложки или контактов к well областям, вентилям (taps) для присоединения к Vdd и GND шинам. 4 Процесс производства Несмотря на всю их сложность, чипы удивительно дешевы, потому что все транзисторы и провода могут быть напечатаны так же, как и книги. Последовательность изготовления состоит из серии шагов, в которых слои чипа определяются с помощью процесса, называемого фотолитографией. Поскольку вся пластина, полная чипов, обрабатывается на каждом шаге, стоимость чипа пропорциональна площади чипа, а не количеству транзисторов. По мере развития производства позвольте инженерам построить более малые транзисторы и таким образом приспосабливать больше в такую же область, каждый транзистор получается более дешевым. Меньшие транзисторы также быстрее, потому что электронам не нужно путешествовать так далеко, чтобы добраться от истока до стока, и они потребляют меньше энергии, потому что меньше электронов необходимо для зарядки инвертора! Это объясняет замечательную тенденцию к тому, что компьютеры и электроника с каждым поколением становятся дешевле и более работоспособными. Инвертор может быть определен гипотетическим набором из шести масок: N-ну, поликремния, N+ диффузии, P+ диффузии, контактов и металла (фактический набор масок имеет тенденцию быть более сложным). Маски указывают, где будут производиться компоненты на чипе. Поперечное сечение инвертора с Рис. 1.34 было взято вдоль штриховой линии. |