Курсовой по ОПЭКБ(1). Курсовой проект по дисциплине Основы проектирования электронной компонентной базы

Название	Курсовой проект по дисциплине Основы проектирования электронной компонентной базы
Дата	20.11.2019
Размер	0.6 Mb.
Формат файла
Имя файла	Курсовой по ОПЭКБ(1).docx
Тип	Курсовой проект #96213
страница	8 из 8

1 2 3 4 5 6 7 8

Для построения временных диаграмм необходимо в сформировавшийся список (NetList) добавить недостающие элементы из NetList`а сформированного редактором S-Edit. Редактированный NetList логического элемента

приведен ниже. После нажимаем кнопку Run Simulation и получаем временные диаграммы (рисунок 17). Ниже приведен NetList c L-edit.

*******************************************************************

* SPICE netlist generated by HiPer Verify's NetList Extractor

*

* Extract Date/Time: Wed May 26 23:35:06 2019

* L-Edit Version: L-Edit Win32 16.4.2019069.12:43:44

*

* Rule Set Name:

* TDB File Name: C:\Users\ВГТУ\Арсентьеву\ОПЭКБ \cell1.tdb

* PX Command File:

* Command File: C:\Users\ВГТУ\Арсентьеву\ОПЭКБ \Generic_250nm.ext

* Cell Name: cell1

* Write Flat: NO

********************************************************************************

.lib "C:\Users\\Documents\Tanner EDA\Tanner Tools v16.3\Process\Generic_250nm\Generic_250nm_Tech\Generic_250nm.lib" TT

****************************************

M1 1 D Gnd Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=2.40625e-012 pd=7e-006 ps=7.25e-006 $ (-63.5 -37 -63.25 -34.25)

M2 2 1 Gnd Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=1.03125e-012 as=2.0625e-012 pd=3.5e-006 ps=7e-006 $ (-60.5 -37 -60.25 -34.25)

M3 3 C 2 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-59.5 -37 -59.25 -34.25)

M4 4 3 Gnd Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=2.40625e-012 pd=7e-006 ps=7.25e-006 $ (-56.375 -37 -56.125 -34.25)

M5 Gnd 5 Out Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.40625e-012 as=2.0625e-012 pd=7.25e-006 ps=7e-006 $ (-53.625 -37 -53.375 -34.25)

M6 5 4 Gnd Gnd NMOS25 l=3.05556e-007 w=2.25e-006 ad=8.4375e-013 as=1.6875e-012 pd=3.36364e-006 ps=5.92857e-006 $ (-50.75 -37 -50.5 -34.25)

M7 Gnd 6 5 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-49.75 -37 -49.5 -34.25)

M8 Gnd 7 6 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.40625e-012 as=2.0625e-012 pd=7.25e-006 ps=7e-006 $ (-46.75 -37 -46.5 -34.25)

M9 8 A 7 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=1.03125e-012 as=2.0625e-012 pd=3.5e-006 ps=7e-006 $ (-43.625 -37 -43.375 -34.25)

M10 Gnd 9 8 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-42.625 -37 -42.375 -34.25)

M11 Gnd B 9 Gnd NMOS25 l=2.5e-007 w=2.75e-006 ad=2.40625e-012 as=2.0625e-012 pd=7.25e-006 ps=7e-006 $ (-39.625 -37 -39.375 -34.25)

M12 1 D Vdd Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=2.0625e-012 pd=7e-006 ps=7e-006 $ (-63.5 -32.75 -63.25 -30)

M13 3 1 Vdd Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=1.03125e-012 as=2.0625e-012 pd=3.5e-006 ps=7e-006 $ (-60.5 -32.75 -60.25 -30)

M14 Vdd C 3 Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-59.5 -32.75 -59.25 -30)

M15 4 3 Vdd Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=2.40625e-012 pd=7e-006 ps=7.25e-006 $ (-56.375 -32.75 -56.125 -30)

M16 Vdd 5 Out Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.40625e-012 as=2.0625e-012 pd=7.25e-006 ps=7e-006 $ (-53.625 -32.75 -53.375 -30)

M17 10 4 Vdd Vdd PMOS25 l=3.05556e-007 w=2.25e-006 ad=8.4375e-013 as=1.6875e-012 pd=3.36364e-006 ps=5.92857e-006 $ (-50.75 -32.75 -50.5 -30)

M18 5 6 10 Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-49.75 -32.75 -49.5 -30)

M19 Vdd 7 6 Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.40625e-012 as=2.0625e-012 pd=7.25e-006 ps=7e-006 $ (-46.75 -32.75 -46.5 -30)

M20 7 A Vdd Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=1.03125e-012 as=2.0625e-012 pd=3.5e-006 ps=7e-006 $ (-43.625 -32.75 -43.375 -30)

M21 Vdd 9 7 Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=1.03125e-012 pd=7e-006 ps=3.5e-006 $ (-42.625 -32.75 -42.375 -30)

M22 Vdd B 9 Vdd PMOS25 l=2.5e-007 w=2.75e-006 ad=2.0625e-012 as=2.0625e-012 pd=7e-006 ps=7e-006 $ (-39.625 -32.75 -39.375 -30)

* Top level device count

* M(NMOS25) 11

* M(PMOS25) 11

* Number of devices: 22

* Number of nodes: 17

VV4 Vdd Gnd DC 2.5 $ $x=12600 $y=-2200 $w=400 $h=600

VV1 A Gnd PULSE(0 2.2 0 5n 5n 20n 50n) $ $x=-1200 $y=0 $w=400 $h=600

VV2 B Gnd PULSE(0 2.2 0 5n 5n 45n 100n) $ $x=-1100 $y=-2100 $w=400 $h=600

VV3 C Gnd PULSE(0 2.2 0 5n 5n 95n 200n) $ $x=-1100 $y=-4200 $w=400 $h=600

VV5 D Gnd PULSE(0 2.2 0 5n 5n 195n 400n) $ $x=-400 $y=-5400 $w=400 $h=600

.PRINT V(A) $ $x=150 $y=650 $w=1500 $h=300

.PRINT V(B) $ $x=-50 $y=-1450 $w=1500 $h=300

.PRINT V(C) $ $x=250 $y=-3750 $w=1500 $h=300

.PRINT V(D) $ $x=1150 $y=-5250 $w=1500 $h=300

.PRINT V(Out) $ $x=13050 $y=350 $w=1500 $h=300

********* Simulation Settings - Analysis Section *********

.tran 1ns 1000ns start=0n

.option prtdel=1ns

********* Simulation Settings - Additional SPICE Commands *********

.end

Рисунок 17 – Временные диаграммы работы элемента

из редактора L-Edit

ЗАКЛЮЧЕНИЕ
В ходе данной курсовой работы были изучены этапы формирования транзисторов по КМОП-технологии. Также была построена схема логического элемента

в редакторе S-Edit и разработана его топология в редакторе
L-Edit. В результате была проведена проверка правильности проведенной работы схемы путем сравнения временных диаграмм с таблицей истинности и диаграмм
S-Edit и L-Edit между собой.

СПИСОК ЛИТЕРАТУРЫ
1. Ивченко В.Г. Применение языка VHDL при проектировании специализированных СБИС: Учебное пособие. – Таганрог: Изд-во ТРТУ, 1999. – 80 с.

2. Потехин В.А. Схемотехника цифровых устройств: учеб. пособие для вузов – Томск: В-Спектр, 2012. – 250с

3. Арсентьев А.В. Методические указания к выполнению лабораторных работ № 1 – 4 по дисциплине «Основы проектирования электронной компонентной базы» [Текст] / А.В. Арсентьев, Е.Ю. Плотникова, А.А. Винокуров. – Воронеж: ВГТУ. – 2016. – 26 с.

4. Строгонов А. В. Проектирование цифровых БИС. Часть I: учеб. пособие. Воронеж: Воронеж. гос. техн. ун-т., 2004.

5. Строгонов А. В. и др. Проектирование логических элементов заказных КМОП БИС. Воронеж: Воронеж. гос. техн. ун-т, 2003.

6. Строгонов А. Проектирование топологии КМОП заказных БИС //Компоненты и технологии. – 3. – 2007.

7. Строгонов А. Проектирование КМОП ИС с защитой от ЭСР в САПР TannerPro // Компоненты и технологии. – 2. – 2008. – С. 126-130.

8. Рындин Е. А., Коноплев Б. Г. Субмикронные интегральные схемы: элементная база и проектирование. – Таганрог: Изд-во ТРТУ, 2001. – 147 с.

9. Технология, конструкции и методы моделирования кремневых интегральных микросхем: в 2 частях. / М.А. Королев, Т.Ю. Крупкина, М.Г. Путря, В.И. Шевяков; под общей редакцией члена-корр. РАН профессора Ю.А Чаплыгина. – Москва. :БИНОМ. Лаборатория знаний, 2010.

10. Уейкерли, Дж.Ф. Проектирование цифровых устройств [Текст] / Дж.Ф. Уейкерли. – М.: Постмаркет. – 2002. Т.2. – 528 с.

11. Бордаков Е.В. Проектирование топологии и технологии интегральных микросхем. Часть 1 [Текст] / Е.В. Бордаков, В.И. Пантелеев. – Воронеж: ВГТУ. – 2005. – 243 с.

1 2 3 4 5 6 7 8