Лабораторная работа_ Построение дешифраторов и шифраторов комбин. Лабораторная работа 1 Цель работы Построение дешифраторов и шифраторов комбинационного типа Приборы и оборудование
 Скачать 130.23 Kb.
|
|
Лабораторная работа №1 Цель работы: Построение дешифраторов и шифраторов комбинационного типа 1.Приборы и оборудование Данная лабораторная работа и все последующие выполняются на лабораторном стенде УМП-М. 1.1. Наборное поле стенда состоит из набора изучаемых элементов и устройств; задающего блока, являющегося источником синхроимпульсов; блока питания. 1.2. Набор элементов и устройств цифровой техники включает в себя интегральные микросхемы серии К155(КМ155), К555(КМ555), К531(КМ531) следующих типов: Логические элементы: - “И-НЕ” (К155ЛА1 4-входовые) – 2 шт. - “И-НЕ” (К155ЛА4 3-входовые) – 6 шт. - “И-НЕ” (К155ЛА3 2-входовые) – 4 шт. - “И ” (К155ЛИ1 2-входовые) – 4 шт. - “ИЛИ” (К155ЛЛ1 2-входовые) – 4 шт. - “ИЛИ-НЕ” (К155ЛЕ4 3-входовые) – 3 шт. - “Неравнозначность” (К155ЛП5) – 4 шт. - “Повторитель” с тремя состояниями выхода (К155ЛП8) - 4 шт. - “И-ИЛИ-НЕ” (К155ЛР1) - “Расширитель” (К155ЛД1) - “ИЛИ-НЕ” (К155ЛЕ4 3-входовые) – 3 шт. - “JK-триггер” (К155ТВ1) – 4 шт. - “D -триггер” (К155ТМ2) – 4 шт. Устройства цифровой техники: - сдвоенный дешифратор К155ИД4, - дешифратор КР155ИД7, - сдвоенный мультиплексор К155КП2, - мультиплексор на восемь каналов К155КП7, - мультиплексор с тремя состояниями выхода КР531КП11, - синхронный десятинный счетчик КМ555ИЕ9, - реверсивный двоичный счетчик КМ555ИЕ13. 1.3. Блок задающий содержит: Генератор синхроимпульсов, вырабатывающий две неперекрывающиеся импульсные последовательность с частотой 500 кГц. Генератор одиночных импульсов вырабатывает один импульс при нажатии кнопки ПУСК и при наличии сигнала синхронизации на входе СИНХ. Два переключательных регистра, которые вырабатывают на своих гнездах потенциальные уровни логической “1” и логического “0”. Если кнопка регистра не нажата, то на верхнем гнезде пары уровень логической единицы, на нижнем – логический нуль. При нажатой кнопке на верхнем гнезде устанавливается уровень логического нуля, на нижнем – логический единицы. Источником входных сигналов, кроме сигналов, вырабатываемых задающим блоком, могут служить логические уровни с выходов логических элементов. К гнездам, обозначенным “+”, подключено напряжение +5 В через резистор 1 кОм, к гнездам, обозначенным ””, подключен вывод “Общий” источника питания. Эти гнезда также могут служить источником логических “0” и ”1”. 1.4. Для всех элементов наборного поля уровень “1” представлен потенциалом от +2,4 В до +5 В; уровень “0” – от 0 В до 0,4 В. Наличие незадействованного входа на элементе И-НЕ равносильно подаче на него логической “1” 1.5. При подключении одного расширителя к одному расширяемому элементу время включения и выключения увеличивается на 5 нс. Максимальное число входов “ИЛИ” вместе с расширителями не должно превышать восьми 1.6. Кроме стационарных блоков наборного поля в комплекте установки предусмотрен установочный блок, который обеспечивает возможность установки в нем микросхем по желанию пользователя. Микросхемы должны быть в стандартных корпусах (пластмассовых или керамических) с перпендикулярными выводами. Шаг выводов – 2,5 мм. Количество выводов не более 16. Микросхемы должны иметь номинальное питание +5 В. В блоке имеется возможность с помощью перемычек подключать источник питания к следующим выводам: ”4”, ”5”, ”14”, ”16”; “общий” к выводам ”7”, ”8”, ”10”, ”12”. 1.7.Индикация состояния исследуемых элементов осуществляется с помощью восьми светодиодов, а также светодиодов, подключенных непосредственно к выходам триггеров. Светодиод загорается при подаче на него логической “1”. Для снятия временных диаграмм можно использовать осциллограф. 2. Пояснение и порядок выполнения работы. 2.1. Построить дешифратор, преобразующий трехразрядный двоичный код на входе в десятичный на выходе. Дешифратором (декодером) называется комбинационное логическое устройство для преобразования чисел из двоичной системы счисления в десятичную. Суть преобразования заключается в том, то при подаче на вход двоичного кода активный сигнал (“1” или “0”) появляется только на одном выходе, порядковый десятичный номер которого является двоичным эквивалентом поданного числа. Если число выходов дешифратора  связано с числом входов  соотношением m = 2n,то дешифратор называется полным. Если m < 2n , дешифратор называется неполным.Условное графическое обозначение дешифратора приведено на рис.1.
2.1.1 По таблице истинности 1, задающий закон функционирования дешифратора, составить Булевы выражения в СДНФ. 2.1.2. По полученным выражениям начертить функциональную схему дешифратора согласно, для которого активным сигналом является 1. 2.1.3 Составить таблицу истинности работы дешифратора для которого активный сигналом является “0”. Записать Булевы выражения в СКНФ. 2.1.4. Записать полученные функции в базисе И-НЕ, используя закон Де-Моргана. 2.1.5. Начертить функциональную схему дешифратора в базисе И-НЕ с собрать схему на стенде. Проверить работу дешифратора по таблице истинности. Значения аргументов набираются на переключательном регистре с помощью светодиодов. 2.2. Построить шифратор, преобразующий десятичный код на входе в двоичный на выходе. Условное графическое обозначение шифратора преобразующего десятичные числа от 0 до 7 в двоично-десятичный код, приведено на рис.2. Входом шифратора последовательно присваивающая значение десятичных чисел, поэтому подача активного логического сигнала (1 или 0) на один из входов воспринимается шифратором как подача соответствующего десятичного числа. Этот сигнал преобразуется на выходе шифратора в двоичный код. Согласно сказанному, если шифратор имеет n выходов, то числа его входов должно быть не более, чем 2n. Шифратор, имеющий 2n входов и n выходов называется полным. Если число выходов шифратора меньше 2n, то он называется неполным. Основное применение шифратора в цифровых системах – это введение первичной информации с клавиатуры. При нажатии любой клавиши на соответствующий вход шифратора подается сигнал логический 1,который и преобразуется на выходе в двоично-десятичный код. Схема ввода информации приведено на рис.2.
2.2.1. По таблице истинности 2 составить Булевы выражения. 2.2.2. По полученным выражения начертить функциональную схему шифратора 2.2.3. Собрать схему на стенде и проверить её работу. Значение аргументов задавать на переключательном регистре, значения функций контролируются с помощью светодиодов. 2.3. Построить схему приоритетного шифратора Приоритетный шифратор реагирует на входной сигнал только одного провода, то есть в случае появления активных сигналов на нескольких входах, выходной двоичный код шифратора соответствует номеру “старшего входа”. Предположим, активные уровни поступили на входы 3, 4, 9 (рис.4). Старший по номеру вход 9, он обладает приоритетом, поэтому выходной код шифратора 1001. Рассмотренная выше схема шифратора (п.2.2.) обладает тем недостатком, что в случае ошибочной подачи сигналов на несколько входов выходной код может быть случайным. 2.3.1. По таблице истинности 3 для приоритетного шифратора (условное обозначение на рис 4), преобразующего активный сигнал на одном из восьми входов (x0 ÷ x7) в двоичный код на выходе (y2÷y0).Составить Булевы выражения в СДНФ. 2.3.2. Минимизировать Булевы выражения с помощью Карт Карно и записать минимизированные функции. 2.3.3. По полученным выражениям начертить функциональную схему шифратора. 2.3.4. Собрать схему на стенде и проверить её работоспособность. Значения аргументов набираются на переключательном регистре, значения функций контролируются по светодиодам.
3. Содержание отчета. 1. Условные графические обозначения дешифраторов и шифраторов. 2. Таблицы истинности дешифраторов и шифраторов. 3. Минимизирующие Карты Карно и Булевы выражения. 4. Реализация Булевых выражений в базисах И-НЕ; ИЛИ-НЕ. 5. Функциональные схемы дешифраторов и шифраторов. 4. Контрольные вопросы. 1. Каково назначение и условное графическое обозначение дешифратора? 2. Что называется полным и неполным дешифратором? 3. Приведите схему дешифратора, преобразующий одну декаду двоично-десятичного кода на входе в десятинный код на выходе. 4. Каково назначение шифратора? 5. Дайте определения приоритетного шифратора. 6. Построить приоритетный шифратор на 4 входа в базисе И-НЕ. 7. Реализовать на базе дешифратора 3х8 логические функции  ;   , используя один логический элемент. | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
