Главная страница
Навигация по странице:

  • Вывод

  • Лабораторная работа №6

  • лаб раб. Лабораторная работа. Лабораторная работа 1 Исследование простейших логических элементов


    Скачать 129.5 Kb.
    НазваниеЛабораторная работа 1 Исследование простейших логических элементов
    Анкорлаб раб
    Дата17.10.2019
    Размер129.5 Kb.
    Формат файлаdoc
    Имя файлаЛабораторная работа.doc
    ТипЛабораторная работа
    #90666
    страница2 из 2
    1   2

    Лабораторная работа №5
    Исследование работы JK-триггера

    Цель работы: изучение режимов работы JK-триггера

    Синтезируя сигнал синхронизации на генераторе слов и подавая его на соответствующий вход триггера , исследовать поведение выходного сигнала триггера (с обоих выходов) на логическом анализаторе. Обратить особое внимание на неустойчивость состояния триггера при низком уровне входного сигнала (логический ноль) на обоих установочных входах. Убедиться с помощью логического анализатора в идентичности выходных сигналов триггера, построенного на микросхеме ИМС 7476, и блок-схемы триггера, имеющей два выхода Q,Q' . Для сравнения таблиц истинности можно дополнительно использовать логический конвертер.

    Записать (распечатать) полученные результаты с логического анализатора и логического конвертера.


    Вывод: Таблицы истинности, полученные в САП «ELECTRONICS WORKBENCH V5.12» при исследовании триггера соответствуют теоретической таблице истинности триггера. Рассмотренный JK -триггер может изменить свое состояние только при приходе сигнала синхронизации и только при наличии сигнала высокого уровня (логическая единица) на обоих входах J и K; в результате чего сигнал на выходе является периодическим с частотой, в 2 раза меньшей частоты сигнала синхронизации.

    Лабораторная работа №6
    Исследование работы D-триггера

    Цель работы: изучение режимов работы D-триггера


    Подавая сигнал синхронизации от генератора слов на соответствующий вход триггера , исследовать поведение выходного сигнала триггера ( обоих выходов) на логическом анализаторе. Обратить особое внимание на неустойчивость состояния D-триггера при низком уровне входного сигнала на входах R и S . Убедиться с помощью логического анализатора в идентичности выходных сигналов триггера, построенного на ИМС 7474, и блок-схемы D -триггера, имеющей два выхода Q,Q' . Для сравнения таблиц истинности можно дополнительно использовать логический конвертер.

    Записать (распечатать) полученные результаты с логического анализатора и логического конвертера.

    Вывод: Таблицы истинности, полученные в САП «ELECTRONICS WORKBENCH V5.12» при исследовании триггера соответствуют теоретической таблице истинности D- триггера. Спроектированный в работе D-триггер может изменить свое состояние только при переходе сигнала синхронизации, в данном случае из низкого уровня в высокий., поэтому его можно назвать триггером, управляемым передним фронтом сигнала синхронизации.
    1   2


    написать администратору сайта