Лабораторная работа. Исследование тождеств алгебры..... Лабораторная работа 3 Исследование тождеств алгебры логики 1 Цель работы
 Скачать 0.64 Mb.
|
|
Лабораторная работа №3 Исследование тождеств алгебры логики 3.1 Цель работы Изучение логических операций и правил их преобразований. Получение навыков практической работы по моделированию цифровых схем, состоящих из логических вентилей. Ознакомление с различными способами описания логики работы логического устройства – таблицами истинности, временными диаграммами, аналитическими функциями, цифровыми схемами. Задано булева функция от трех переменных:  А) Постройте таблицу истинности (в среде Microsoft Excel) для заданной булевой функции (таблицу истинности строить без каких-либо упрощений, пользуясь лишь встроенными логическими функциями И, ИЛИ, НЕ, ЕСЛИ). Б) Смоделировать данную логическую функцию в среде Electronics Workbench. Построить соответствующую цифровую схему и временные диаграммы. В) Упростить данное логическое выражение. 3.2 Задание на лабораторную работу Используя пакет Electronics Workbench спроектировать схемы соответствующие обоим частям тождества (№2,№7,№16) (см. приложение), и с помощью проведения анализа доказать тождество. В отчет включить построенные схемы и диаграммы входных и выходных сигналов каждой из выполненных схем. Приложение
Задание 3 Спроектировать цифровую схему, выполняющая указанные действия и состоящую из простейших элементов И, ИЛИ, НЕ. Результаты подтвердить построением таблицы истинности и соответствующими временными диаграммами. Спроектировать цифровую схему сравнения двухразрядных двоичных чисел А и В. На выходе схемы «1» – если А>B и «0» – в противном случае. Примеры практической работы 3.1 Задание 1 Задано булева функция от трех переменных: А) Постройте таблицу истинности (в среде Microsoft Excel) для заданной булевой функции (таблицу истинности строить без каких-либо упрощений, пользуясь лишь встроенными логическими функциями И, ИЛИ, НЕ, ЕСЛИ). Б) Смоделировать данную логическую функцию в среде Electronics Workbench. Построить соответствующую цифровую схему и временные диаграммы. В) Упростить данное логическое выражение. Решение: А) Для удобства разделим данное выражение на 5 частей: F1, F2, F3, F4, F5, где F1 = xxory, F2 = не z, F3 = F1  F2, F4 = не F3, F5 = xy+F4*x. Запишем данные формулы на языке MSExcel:F1 = ЕСЛИ(x<>y,1,0); F2 = Ч(НЕ(z)); F3 = ЕСЛИ(И(F1=0,F2=0),1,0); F4 = Ч(НЕ(F3)); =Ч(ИЛИ(И(x,y),И(F2,x))). Построим таблицу истинности для данных функций: логический операция цифровой моделирование  Рис. 3.1 Таблица истинности данной функции Б) При моделировании будем использовать функцию f(x,y,z)=  : Рис. 3.2 Цифровая схема данной функции в среде Electronics Workbench  Рис.3.3 Временная диаграмма данной функции В) =  3.2 Лабораторная работа Используя пакет Electronics Workbench спроектировать схемы соответствующие обоим частям тождества (№2,№7,№16) (см. приложение), и с помощью проведения анализа доказать тождество. В отчет включить построенные схемы и диаграммы входных и выходных сигналов каждой из выполненных схем. Приложение
Решение: Для тождества F2=X*1=X:  Рис.3.4 Логическая схема и временная диаграмма тождества №2 Для тождества F7=X+X=X:   Рис.3.5 Логическая схема и временная диаграмма тождества №7 Для тождества F16=X1+X1*X2=X1:   Рис.3.6 Логическая схема и временная диаграмма тождества №16 На основе данных временных диаграмм можно сделать вывод, что все тождества верны, так как результаты левой и правой частей совпадают. 3.3 Задание 3 Спроектировать цифровую схему, выполняющая указанные действия и состоящую из простейших элементов И, ИЛИ, НЕ. Результаты подтвердить построением таблицы истинности и соответствующими временными диаграммами. Спроектировать цифровую схему сравнения двухразрядных двоичных чисел А и В. На выходе схемы «1» – если А>B и «0» – в противном случае. Решение: Пусть F1 и F2 числа А и В соответственно. А, В – старший и младший бит F1, aC,D – старший и младший бит F2. Если F1>F2 на выходе мы должны получить «1», иначе – «0». Составим таблицу истинности:  Рис.3.7. Таблица истинности Составим логическое выражение на основе таблицы истинности:   Для полученной функции в среде Electronics Workbench составим логическую схему:  Рис.3.8 Логическая схема полученной функции  Рис.3.9 Временная диаграмма полученной функции Данные полученной временной диаграммы и составленной таблицы истинности совпадают, следовательно, поставленная задача решена. Заключение В ходе данной работы мы получили навыки практической работы по моделированию цифровых схем, состоящих из логических вентилей. Ознакомились с различными способами описания логики работы логического устройства – таблицами истинности, временными диаграммами, аналитическими функциями, цифровыми схемами. Научились строить логические схемы и получать временные диаграммы в среде Electronics Workbench. Научились анализировать временные диаграммы, и синтезировать логические функции. В целом закрепили теоретические знания и научились применять их на практике, освоив специально ПО для решения данных задач. | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||