III Лабораторная работа № 3
Регистры 1. Цель работы:
Целью лабораторной работы является изучение работы регистров сдвига на различных триггерах.
2. Теоретические сведения
Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронизированных одно- и двухступенчатых RS , D и JK-триггеров. По способу приема и выдачи информации регистры делятся на следующие типы:
с параллельным приемом и выдачей (рис.11, а);
с последовательным приемом и выдачей (рис.11, б);
с последовательным приемом и параллельной выдачей (рис.11, в);
с параллельным или последовательным приемом и последовательной выдачей (рис.11, г);
комбинированные, с различными способами приема и выдачи (рис.11, д) и реверсивные.
Регистры с параллельным приемом и выдачей информации часто служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах
D0 . . . Dm новой цифровой информации и при поступлении определенного уровня или фронта синхросигнала на “С” входе регистра. Количество разрядов записываемой цифровой информации определяется количеством триггеров, образующих регистр.
В качестве триггеров регистра используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде двух парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки его выходов Q0…Qm в состояние “0”. Этот асинхронный установочный вход называют входом R для “сброса” триггеров регистра в ноль независимо от состояний уровня сигнала на входе С.
Рис.11. Функциональныке схемы основных типов регистров
На рис. 12 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе интегральной схемы).
 
а) б) в)
Рис. 2. Регистры хранения, на D – триггерах, синхронизируемых уровнем синроимпульса (а), передним фронтом (б) и на RS – триггерах, синхронизируемых задним фронтом (в)
При отсутствии синхросигнала С регистр хранит информацию, при наличии С – он воспринимает входные сигналы и устанавливает их значения на выходах при появлении соответствующего фронта. Обычно информация, снимаемая с его выходов, не изменяет предыдущего состояния регистра.
Регистры с последовательным приемом или выдачей информации называются регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательного кода в параллельный код) или одновременный прием информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный). Регистры сдвига могут служить также в качестве элементов задержки данных, представленных в цифровой форме. Так m-разрядные регистры с последовательным приемом и выводом осуществляют задержку передачи информации на m тактов машинного времени.
Регистры сдвига проще реализуются на D-триггерах (рис. 13, а) или на RS-триггерах (рис. 13, б), где для ввода информации в первый разряд используется инвертор (первый разряд преобразуется в D-триггер).
Для избегания неверных переключений разрядов регистра все регистры сдвига строятся на базе двухступенчатых триггеров или триггеров синхронизируемых фронтом синхроимпульса. Параллельный вывод информации из регистра сдвига (см. рис. 3, в) осуществляется съёмом данных с прямых выходов всех триггеров регистра к отдельным выводам (на рис. 3, а и б эти выводы показаны штриховыми линиями). На рис. 3 приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига на D-триггерах (рис. 3, в), приведены на рис. 4, где изменение состояний триггеров происходит по переднему фронту синхросигнала.
Запись новой информации в триггеры регистра происходит в течение очень короткого времени - за время длительности фронта синхроимпульса. Обычно оно равно времени переключения триггера в новое состояние.
Работу регистра сдвига рассмотрим на примере схемы, приведенной на рис. 13, а. Пусть в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q0=0, Q1=0, Q2=0, Q3=0. Если на входе D-триггера Т1 имеет место логический 0, то поступление синхроимпульсов на входы “С” триггеров не меняет их состояния.
Рис. 13. Последовательные регистры на D – триггерах (а), RS – триггерах (б) и универсальный регистр на D – триггерах с левым сдвигом
на один разряд (в)
Как следует из рис. 13. а), синхроимпульс поступает на соответствующие входы всех триггеров регистра одновременно и записывает в них то, что имеет место на их информационных входах D. Так как на информационных входах триггеров Т2, Т3, Т4 - уровни логического “0”, а на вход “D” первого триггера, по условию примера, подается “0” из внешнего источника информации, то состояние регистра не меняется.
При подаче на вход “D” (рис. 13. а) первого триггера “1”, с приходом первого за ним переднего фронта синхроимпульса, в этот триггер запишется “1”, а в остальные триггеры - “0”, т.к. к моменту поступления синхроимпульса на их входах ещё присутствовал логический “0”. Таким образом, в каждый триггер записывается та информация (тот бит), которая была на его входе “D” в момент поступления переднего фронта синхроимпульса.
Рис. 14. Операция записи данных в регистр
При поступлении переднего фронта второго синхроимпульса логическая “1” , с выхода первого триггера, запишется во второй триггер, и в результате происходит сдвиг первоначально записанной “1” с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. (рис. 14). Таким образом, производится сдвиг поступающей на вход регистра информации в последовательном коде на один разряд влево (L1) в каждом такте синхроимпульса, если Т1 хранит младший разряд числа, а Т4 – старший и выходы Q0, Q1, Q2, Q3 имеют веса 20, 21, 22, 23 при хранения целого числа (при отсутствии импульсов синхронизации). |
Скачать 0.75 Mb.