Главная страница
Навигация по странице:

  • «НИЖЕГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ им. Р.Е. АЛЕКСЕЕВА» (НГТУ)

  • Теоретическая часть

  • Практическая часть

  • Программа реализации логической функции.

  • мпс. Лабораторная работа №2 Пластинин И. С.. Лабораторная работа 7 изучение функционирования микропроцессоров с фиксированной системой команд на примере микропроцессора kp580


    Скачать 48.28 Kb.
    НазваниеЛабораторная работа 7 изучение функционирования микропроцессоров с фиксированной системой команд на примере микропроцессора kp580
    Дата11.11.2021
    Размер48.28 Kb.
    Формат файлаdocx
    Имя файлаЛабораторная работа №2 Пластинин И. С..docx
    ТипЛабораторная работа
    #269105

    МИНОБРНАУКИ РОССИИ

    ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ

    «НИЖЕГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ

    УНИВЕРСИТЕТ им. Р.Е. АЛЕКСЕЕВА»

    (НГТУ)


    Кафедра «Электрооборудование, электропривод и автоматика»

    Дисциплина «Микропроцессорные системы»


    Лабораторная работа №7
    «ИЗУЧЕНИЕ ФУНКЦИОНИРОВАНИЯ МИКРОПРОЦЕССОРОВ С ФИКСИРОВАННОЙ СИСТЕМОЙ КОМАНД НА ПРИМЕРЕ МИКРОПРОЦЕССОРА KP580»

    Выполнил:

    студент группы 18-ЭПА

    Пластинин И. С.


    Проверила:

    Слядзевская К.П.


    Нижний Новгород

    2021 г.

    Теоретическая часть

    В качестве указанных портов используются порты А и В программируемой периферийной БИС КР580ВВ55 - програм­мируемый периферийный адаптер (ППА), расположенный в приставке к плате микро-ЭВМ, ППА содержит три программируемых 8-разрядных каналов ввода-вывода КА, KB и КС, соответствующие трем портам А, В и С (рис.1), а также порт регистра управляющего слова (РУС), куда для задания режимов работы каналов по команде вывода предваритель­но заносится управляющее слово. Возможны три режима (О, 1 и 2) работы каналов ППА.

    Ниже используется только режим 0. В этой режиме ППА имеет следующую конфигурацию: 8-разрядная шина (порты А и В) и две 4-разрядные шины (порт С). Каждая из них может работать как в режи­ме ввода, так и в режиме вывода, что определяется управляющим сло­вом, программирующим режим. Для настройки каналов А и В на ввод, а С на вывод в режиме 0 необходимо в порт РУС заслать константу 92 Н. Порты А, В, С и РУС имеют соответственно номера 80 H, 81 Н, 82 Н и 83 Н.

    Входные переменные X1, X2 ...X8 подаются на линии КА0, KAI.. ..КА7 канал А с помощью переключателей K1, K2, ..., К8 со­ответственно. Значения выходных переменных Y1, Y2 ...Y8 выводятся соответственно на линии КB0, ..., КB7. 6 конкретном значении пере­менной Yi можно судить по состоянию светодиода Vi (если Yi равно 1, то Vi горит, в противном случае Vi погашен) (см. рис.1).


    Рис. 1

    Практическая часть
    Логическая функция



    Таблица истинности

    X1

    X4

    X5

    Z1

    Z2

    Z3

    Y

    0

    0

    0

    0

    0

    0

    1

    0

    0

    1

    0

    1

    1

    0

    0

    1

    0

    1

    0

    1

    0

    0

    1

    1

    1

    1

    1

    0

    1

    0

    0

    1

    0

    1

    0

    1

    0

    1

    1

    1

    0

    1

    1

    1

    0

    1

    0

    1

    0

    1

    1

    1

    1

    1

    1

    0


    Программа реализации логической функции.

    Адрес

    Код

    Метка

    Мнемоника

    Операнд

    Комментарии

    0800

    3Е90




    MVI

    A, 90H

    1001, 0000 -> А

    0802

    D383




    OUT

    83H

    Настройка порта А на ввод, порта В -
















    на вывод

    0804

    31А00В

    Ввод

    LXI

    SP, 0BA0

    В SP адрес верхушки стека

    0807

    DB80




    IN

    80H

    Ввод аргументов Xi . . .Xj

    0809

    217009




    LXI

    H, Схема

    В HL адрес начала «схемы»

    080С

    1608




    MVI

    D,08

    Засылка в счетчик D константы

    080Е

    77

    Массив

    MOV

    M,A

    Засылка аргумента в «схему»

    080F

    23




    INX

    H

    Увеличение HL на 1

    0810

    0F




    RRC




    Сдвиг содержимого А вправо на 1
















    разряд

    0811

    15




    DCR

    D

    Уменьшение счетчика D на 1

    0812

    С20Е08




    JNZ

    Массив

    Повторить «массив» если не сформирован массив аргументов

    0815

    0600




    MVI

    В, 00

    Обнуление регистра В

    0817

    CD6А08




    CALL

    ИЛИ

    Вызов подпрограммы вычисления логической функции «ИЛИ»

    081А

    CD6А08




    CALL

    ИЛИ

    Вызов подпрограммы вычисления логической функции «ИЛИ»

    081D

    CD6А08




    CALL

    ИЛИ

    Вызов подпрограммы вычисления логической функции «ИЛИ»

    0820

    CD5008




    CALL

    ИЛИ-НЕ

    Вызов подпрограммы вычисления логической функции «ИЛИ-НЕ»

    0825

    Е601




    ANI

    01Н

    Маскирование неиспользуемых
















    разрядов

    0827

    D381




    OUT

    81H

    Вывод результата

    082А

    С30708




    JMP

    ВВОД

    Возврат на «ввод»

    0850

    CDA008

    ИЛИ-НЕ

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы вычисления логической функции

    0853

    B3




    ORA

    Е

    Выполнение операции логического сложения А и Е

    0854

    2F




    CMA




    Инвертирование содержимого А

    0855

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы вычисления логической функции

    0858

    С9




    RET




    Возврат в основную программу

    0859

    CDA008

    И-НЕ

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы вычисления логической функции

    085С

    A3




    ANA

    Е

    Выполнение операции логического

















    умножения регистров А и B

    085D

    2F




    CMA




    Инвертирование содержимого А

    085Е

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы вычисления логической функции

    0861

    С9




    RET




    Возврат в основную программу

    0862

    CDA008

    НЕ

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы
















    вычисления логической функции

    0865

    2F




    СМА




    Инвертирование содержимого А

    0866

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы
















    вычисления логической функции

    0869

    С9




    RET




    Возврат в основную программу

    086А

    CDA008

    ИЛИ

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы
















    вычисления логической функции

    086D

    В3




    ORA

    E

    Выполнение операции логического
















    умножения регистров А и Е

    086Е

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы
















    вычисления логической функции

    0871

    С9




    RET




    Возврат в основную программу

    0872

    CDA008

    Искл.или

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы
















    вычисления логической функции

    0875

    АВ




    XRA

    E

    Выполнение операции логического
















    умножения регистров А и Е

    0876

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы
















    вычисления логической функции

    0879

    С9




    RET




    Возврат в основную программу

    087А

    CDA008

    И

    CALL

    1 ЧАСТЬ

    Вызов 1 части подпрограммы
















    вычисления логической функции

    087D

    A3




    ANA

    E

    Выполнение операции логического
















    умножения регистров А и Е

    087Е

    CDB208




    CALL

    2 ЧАСТЬ

    Вызов 2 части подпрограммы
















    вычисления логической функции

    0881

    С9




    RET




    Возврат в основную программу
















    Засылка в С смещения адреса ячейки

    08А0



    1 ЧАСТЬ

    MOV

    С,М

    памяти, хранящей значение 1 входа
















    обрабатываемого вентиля

    08А1

    Е5




    PUSH

    Н

    Засылка содержимого HL в стек

    08А2

    217009




    LXI

    Н, Схема

    Засылка в HL базового адреса «схемы»

    08А5

    09




    DAD

    В

    Вычисление исполнительного адреса

    08А6






    MOV

    А,М

    Засылка в А значение 1 входа обрабатываемого вентиля
















    Засылка в HL прежнего состояния,

    08А7

    Е1




    POP

    Н

    используемого для адресации ячеек
















    массива «схема»

    08А8

    23




    INX

    Н

    Увеличение HL на 1

    08А9

    Е5




    PUSH

    Н

    Засылка содержимого HL в стек
















    Засылка в С смещения адреса ячейки

    08АА






    MOV

    с,м

    памяти, хранящей значение 2 входа
















    обрабатываемого вентиля

    08АВ

    217009




    LXI

    Н, Схема

    Засылка в HL базового адреса «схемы»

    08АЕ

    09




    DAD

    B

    Вычисление исполнительного адреса
















    Засылка в Е значение 2 входа

    08AF






    MOV

    E, M

    обрабатываемого вентиля
















    Засылка в HL прежнего состояния,

    08В0

    Е1




    POP

    Н

    используемого для адресации ячеек
















    массива «схема»

    08В1

    С9




    RET




    Возврат к подпрограмме вычисления
















    логической функции




    08В2

    23

    2 ЧАСТЬ

    INX

    Н

    Увеличение HL на 1



















    Засылка в соответствующую ячейку




    08ВЗ

    77




    MOV

    М, А

    массива «схема» значения выхода



















    обрабатываемого вентиля




    08В4

    23




    INX

    Н

    Увеличение HL на 1




    08В5

    С9




    RET




    Возврат к подпрограмме вычисления логической функции




    0970

    -

    СХЕМА




    X1







    0971

    -







    Х2







    0972

    -







    Х3







    0973

    -







    Х4







    0974

    -







    Х5







    0975

    -







    X6







    0976

    -







    X7







    0977

    -







    X8







    0978

    00







    00







    0979

    03







    03







    097А

    - -







    Z1

    Описание логического элемента G1




    097В

















    097С

    04







    04







    097D

    --







    Z2

    Описание логического элемента G2




    097Е

    00







    00







    097F

    0D







    0D







    0980

    --







    Z3

    Описание логического элемента G3




    0981

    0A







    0A







    0982

    10







    10







    0986

    --







    Y

    Описание логического элемента G5





    0970

    -0970

    00




    0973

    - 0970

    03



    097A

    -0970

    0A



    0974

    -0970

    04



    097D

    -0970

    0D



    0980

    -0970

    10



    Вывод

    В ходе выполнения данной лабораторной работы изучено функционирование вычислительной системы на базе микропроцессорного комплекта KP580, взаимодействие отдельных компонентов системы, систем команд и способов программирования. Правильность таблицы истинности была проверена на лабораторной установке.


    написать администратору сайта