3.2. Задания. Проектирование последовательностной логики 399 упражнения упражнение 1
 Скачать 0.82 Mb.
|
|
Глава 3 Проектирование последовательностной логики 399 УПРАЖНЕНИЯ Упражнение 3.1 Временные диаграммы входных сигналов RS-триггера-защёлки показаны на Рис. 3.61 . Нарисуйте временную диаграмму значений выхода Q. Рис. 3.61 Временные диаграммы входов RS-триггера-защёлки для упражнения 3.1 Упражнение 3.2 Временные диаграммы входных сигналов RS-триггера-защёлки показаны на Рис. 3.62 . Нарисуйте временную диаграмму значений выхода Q. Рис. 3.62 Временные диаграммы входов RS-триггера-защёлки для упражнения 3.2 Упражнение 3.3 Временные диаграммы входных сигналов D-триггера-защёлки показаны на Рис. 3.63 . Нарисуйте временную диаграмму значений выхода Q. Глава 3 Проектирование последовательностной логики 400 Рис. 3.63 Временные диаграммы входов D-триггера для упражнений 3.3 и 3.5 Упражнение 3.4 Временные диаграммы входных сигналов D-триггера-защёлки показаны на Рис. 3.64 . Нарисуйте временную диаграмму значений выхода Q. Рис. 3.64 Временные диаграммы входов D-триггера для упражнений 3.4 и 3.6 Упражнение 3.5 На Рис. 3.63 показаны временные диаграммы входов D-триггера (синхронизируемого фронтом). Нарисуйте временную диаграмму значений выхода Q. Упражнение 3.6 На Рис. 3.64 показаны временные диаграммы входов D-триггера (синхронизируемого фронтом). Нарисуйте временную диаграмму значений выхода Q. Глава 3 Проектирование последовательностной логики 401 Упражнение 3.7 Является ли схема, изображенная на Рис. 3.65 , комбинационной или последовательностной? Объясните взаимосвязь входов с выходами. Как называется такая схема?. Рис. 3.65 Исследуемая схема Упражнение 3.8 Является ли схема, изображенная на Рис. 3.66 , комбинационной или последовательностной? Объясните взаимосвязь входов с выходами. Как называется такая схема? Рис. 3.66 Исследуемая схема Глава 3 Проектирование последовательностной логики 402 Упражнение 3.9 T-триггер (от англ. toggle – переключать) имеет один вход, CLK, и один выход, Q. По каждому фронту тактового сигнала значение на выходе триггера изменяется на противоположное. Нарисуйте схему T-триггера, используя D-триггер и инвертор. Упражнение 3.10 Н а вход JK-триггера поступают тактовый сигнал CLK и входные данные J и K. Триггер синхронизируется по фронту тактового сигнала. В случае, если J и K равны нулю, то на выходе Q сохраняется старое значение. Если J=1, K=0, то Q устанавливается в 1. Если J=0, K=1, то Q сбрасывается в 0. Если J=1, K=1, то Q принимает противоположное значение. a) Постройте JK-триггер, используя D-триггер и комбинационную логику. b) Постройте D-триггер, используя JK-триггер и комбинационную логику. c) Постройте T-триггер (см. упражнение 3.9 ), используя JK-триггер. Упражнение 3.11 Схема, изображенная на Рис. 3.67 , называется С-элементом Мюллера. Объясните взаимосвязь входов с выходами. Рис. 3.67 С-элемент Мюллера Глава 3 Проектирование последовательностной логики 403 Упражнение 3.12 Спроектируйте D-защёлку с асинхронным сбросом, используя логические элементы. Упражнение 3.13 Спроектируйте D-триггер с асинхронным сбросом, используя логические элементы. Упражнение 3.14 Спроектируйте синхронно устанавливаемый D-триггер, используя логические элементы. Упражнение 3.15 Спроектируйте асинхронно устанавливаемый D-триггер, используя логические элементы. Упражнение 3.16 Кольцевой генератор состоит из N инверторов, замкнутых в кольцо. У каждого инвертора есть минимальная tcd и максимальная t pd задержки. Определите диапазон частот, в котором может работать кольцевой генератор при условии, что N нечётно. Упражнение 3.17 Почему число N из упражнения 3.16 должно быть нечётным? Упражнение 3.18 Какие из схем на Рис. 3.68 являются синхронными последовательностными? Ответ поясните. Глава 3 Проектирование последовательностной логики 404 Рис. 3.68 Схемы Упражнение 3.19 Вы проектируете контроллер лифта для 25-этажного здания. У контроллера есть два входа: ВВЕРХ и ВНИЗ. Выходными данными является номер этажа, на котором находится лифт. 13-й этаж отсутствует. Чему равно минимальное количество битов для хранения состояния в контроллере? Упражнение 3.20 Вы проектируете конечный автомат для отслеживания настроение четырёх студентов, работающих в лаборатории по проектированию цифровых схем. У студентов может быть следующие настроения: СЧАСТЛИВЫЙ (если схема работает), ГРУСТНЫЙ (если схема сгорела), ЗАНЯТЫЙ (работает над схемой), ЗАГРУЖЕННЫЙ (думает над схемой), СПЯЩИЙ (спит на рабочем Глава 3 Проектирование последовательностной логики 405 месте). Сколько состояний будет у вашего автомата? Какое минимальное количество битов состояний необходимо для кодирования состояния автомата? Упражнение 3.21 Как бы Вы разделили конечный автомат из упражнения 3.20 на несколько менее сложных автоматов? Сколько состояний было бы у каждого такого простого автомата? Какое минимальное количество бит необходимо для такого модульного проекта? Упражнение 3.22 Опишите словами, что делает автомат на Рис. 3.69 Заполните таблицу переходов и таблицу выходов, используя двоичное кодирование. Составьте булевы выражения для следующего состояния и для выхода и нарисуйте схему этого конечного автомата. Рис. 3.69 Диаграмма переходов Упражнение 3.23 Опишите словами, что делает автомат на Рис. 3.70 Заполните таблицу переходов и таблицу выходов, используя двоичное Глава 3 Проектирование последовательностной логики 406 кодирование. Составьте булевы выражения для следующего состояния и для выхода и нарисуйте схему этого конечного автомата. Рис. 3.70 Диаграмма переходов Упражнение 3.24 На пересечениии Академической и Беговой улиц все еще случаются происшествия. Футболисты устремляются на перекрёсток, как только на их светофоре загорается зелёный свет, и сталкиваются с зазевавшимися ботаниками. Последние вступают на перекресток всё еще на зеленый свет. Усовершенствуйте светофор из раздела 3.4.1 так, чтобы на обеих улицах горел красный свет в течении 5 секунд до того как какой-либо из светофоров станет зелёным. Нарисуйте диаграмму переходов автомата Мура, кодирование состояний, таблицу переходов, таблицу выходов, выражения для выходов и для следующего состояния и схему конечного автомата. Упражнение 3.25 У улитки Алисы из раздела 3.4.3 есть дочка с автоматом Мили. Улитка-дочка улыбается, когда она проходит последовательность 1101 или 1110. Глава 3 Проектирование последовательностной логики 407 Нарисуйте диаграмму переходов для этой весёлой улитки, используя как можно меньше состояний. Выберите кодирование состояний и составьте общую таблицу переходов и выходов. Составьте выражения для выхода и для следующего состояния и нарисуйте схему автомата. Упражнение 3.26 Вас уговорили спроектировать автомат с прохладительными напитками для офиса. Расходы на напитки частично покрывает профсоюз, поэтому они стоят всего по 5 рублей. Автомат принимает монеты в 1, 2 и 5 рублей. Как только покупатель внесет необходимую сумму, автомат выдаст напиток и сдаст сдачу. Спроектируйте конечный автомат для автомата с прохладительными напитками. Входами автомата являются 1, 2 и 5 рублей, а именно, какая из этих монет вставлена. Предположим, что по каждому тактовому сигналу вставляется только одна монета. Автомат имеет выходы: налить газировку, вернуть 1 рубль, вернуть 2 рубля, вернуть 2 по 2 рубля. Как только в автомате набирается 5 рублей (или больше), он выставляет сигнал «НАЛИТЬ ГАЗИРОВКУ», а также сигналы, возврата соответствующей сдачи. Затем автомат должен быть готов опять принимать монеты. Упражнение 3.27 У кода Грея есть полезное свойство: коды соседних чисел отличаются друг от друга только в одном разряде. В Табл. 3.23 представлен 3-разрядный код Грея, представляющий числовую последовательность от 0 до 7. Спроектируйте 3-разрядный автомат счетчика в коде Грея по модулю 8. У автомата нет входов, но есть 3 выхода. (Счётчик по модулю N считает от 0 до N-1, затем цикл повторяется. Например, в часах используется счётчик по модулю 60 для того чтобы считать минуты и секунды от 0 до 59.) После сброса Глава 3 Проектирование последовательностной логики 408 на счетчике должно быть 000. По каждому фронту тактового сигнала счетчик должен переходить к следующему коду Грея. По достижении кода 100 счётчик должен опять перейти к коду 000. Табл. 3.23 3-разрядный код Грея Number Gray code 0 0 0 0 1 0 0 1 2 0 1 1 3 0 1 0 4 1 1 0 5 1 1 1 6 1 0 1 7 1 0 0 Упражнение 3.28 Усовершенствуйте свой автомат счетчика в коде Грея из упражнения 3.27 так, чтобы от мог считать как вверх, так и вниз. У счётчика появится вход ВВЕРХ. Если ВВЕРХ=1, то счётчик будет переходить к следующему коду, а если ВВЕРХ=0 – то к предыдущему. Упражнение 3.29 Ваша компания, Детекторама, хочет спроектировать конечный автомат с двумя входами А и В и одним выходом Z. Выход в n–ом цикле, Z n , и Глава 3 Проектирование последовательностной логики 409 является или результатом логического И или логического ИЛИ текущего А n и предыдущего A n-1 значений на входе, в зависимости от сигнала B n Z n =A n A n-1 если B n =0 Z n =A n +A n-1 если B n =1 a) Нарисуйте временную диаграмму для Z по данным диаграммам A и B, изображенным на Рис. 3.71 b) Этот автомат является автоматом Мура или автоматом Мили? c) Спроектируйте конечный автомат. Составьте диаграмму переходов, закодированную таблицу переходов, выражения для выходов и следующего состояния и нарисуйте схему. Рис. 3.71 Входные временные диаграммы конечного автомата Упражнение 3.30 Спроектируйте конечный автомат с одним входом А и двумя выходами X и Y. На выходе X должна появиться 1, если 1 поступали на вход как Глава 3 Проектирование последовательностной логики 410 минимум 3 цикла (необязательно подряд), а на Y должна появиться 1, если X=1 как минимум 2 цикла подряд. Составьте диаграмму переходов, закодированную таблицу переходов, выражения для выходов и следующего состояния и нарисуйте схему. Упражнение 3.31 Проанализируйте конечный автомат, показанный на Рис. 3.72 Составьте таблицу переходов и выходов, а также диаграмму состояний. Опишите словами, что делает этот автомат. Рис. 3.72 Схема конечного автомата Упражнение 3.32 Повторите упражнение 3.31 со схемой, показанной на Рис. 3.73 . Напомним, что входы регистров s и r отвечают за установку (set) и сброс (reset) соответственно. Рис. 3.73 Схема конечного автомата Глава 3 Проектирование последовательностной логики 411 Упражнение 3.33 Бен Битдидл спроектировал схему вычисления функции XOR с четырьмя входами и регистрами на входе и выходе (см. Рис. 3.74 ). Каждый двухвходовый элемент XOR имеет задержку распространения 100 пс. и задержку реакции 55 пс. Время предустановки триггеров равно 60 пс., время удержания – 20 пс., максимальная задержка тактовый сигнал-выход равна 70 пс., минимальная – 50 пс. a) Чему будет равна максимальная рабочая частота схемы при отсутствии расфазировки тактовых импульсов? b) Какая расфазировка тактовых импульсов допустима, если схема должна работать на частоте 2 ГГц? c) Какая расфазировка тактовых импульсов допустима до возникновения в схеме нарушений ограничений времени удержания? d) Алиса Хакер утверждает, что она может перепроектировать комбинационную логическую схему с целью повышения ее скорости и устойчивости к расфазировке тактовых импульсов. В ее улучшенной схеме также используется три двухвходовых элемента XOR, но они по-другому соединены между собой. Какую схему она спроектировала? Какая нее будет максимальная частота без расфазировки тактовых импульсов? Какая расфазировка тактовых импульсов допустима до возникновения нарушений ограничений времени удержания? Глава 3 Проектирование последовательностной логики 412 Рис. 3.74 Схема вычисления функции XOR с регистрами на входе и выходе Упражнение 3.34 В рамках разработки сверхбыстродействующего двухразрядного процессора RePentium вам поручено проектирование сумматора. Как показано на Рис. 3.75 , сумматор состоит из двух полных сумматоров, выход переноса первого сумматора подсоединен ко входу переноса второго. На входе и выходе сумматора находятся регистры, сумматор должен выполнить суммирование за один период тактового сигнала. Задержки распространения полных сумматоров равны: по тракту вход C in – выходы C out и Sum (S) – 20 пс, по тракту входы A и B – выход C out – 25 пс., по тракту входы A и B – выход S – 30 пс. Полные сумматоры имеют задержки реакции: по тракту вход C in – любой выход – 15 пс., по тракту входы A и B – любой выход – 22 пс. Время предустановки триггеров равно 30 пс., время удержания – 10 пс., задержки тракта тактовый сигнал-выход: распространения 10 пс., реакции 21 пс. Глава 3 Проектирование последовательностной логики 413 a) Чему будет равна максимальная рабочая частота схемы при отсутствии расфазировки тактовых импульсов? b) Какая расфазировка тактовых импульсов допустима, если схема должна работать на частоте 8 ГГц? c) Какая расфазировка тактовых импульсов допустима до возникновения в схеме нарушений ограничений времени удержания? Рис. 3.75 Схема двухразрядного сумматора Упражнение 3.35 В логических матрицах, программируемых пользователем, (field programmable gate array (FPGA)) для создания комбинационных логических схем используются конфигурируемые логические блоки (configurable logic blocks (CLBs)), а не логические элементы. Глава 3 Проектирование последовательностной логики 414 В матрицах Xilinx Spartan 3 задержки распространения и реакции каждого CLB равно 0.61 и 0.30 нс., соответсвенно. Они также содержат триггеры, задержки распространения и реакции которых равны 0.72 и 0.50 нс., а времена предустановки и удержания – 0.53 и 0 нс., соответственно. a) Если вы проектируете систему, которая должна работать на частоте 40 МГц, сколько последовательно соединенных CLB можно разместить между двумя триггерами? При ответе можно считать, что расфазировка тактовых импульсов и задержка в соединениях между CLB отсутствует. b) Предположим, что все пути между триггерами проходят через, по крайней мере, один CLB. Какая рафазировка тактовых импульсов допустима до возникновения в схеме нарушений ограничений времени удержания? Упражнение 3.36 Для построения синхронизатора используются два триггера с t setup = 50 пс., T 0 = 20 пс., and τ = 30 ps. Асинхронный вход изменяется 10 8 раз за секунду. Чему равен минимальный период синхронизатора, при котором среднее время между отказами (MTBF) достигнет 100 лет? Упражнение 3.37 Вам необходимо построить синхронизатор, который принимает асинхронные входные сигналы, среднее время между отказами (MTBF) должно быть не менее 50 лет. Тактовая частота системы равна 1 ГГц, триггеры имеют следующие параметры τ = 100 пс., T 0 = 110 пс., and t setup = 70 пс. На вход синхронизатора каждые 2 секунды поступает новый асинхронный сигнал. Чему равна вероятность отказа, которая соответствует заданному среднему время Глава 3 Проектирование последовательностной логики 415 между отказами (MTBF)? Сколько периодов тактового сигнала следует выждать перед считыванием зафиксированного входного сигнала для достижения этой вероятности. Упражнение 3.38 Вы столкнулись со своим напарником по лабораторным работам в коридоре, когда он шел навстречу вам. Оба вы отступили в одну сторону и все еще находитесь на пути друг друга. Затем вы оба отступили в другую сторону и продолжаете мешать друг другу пройти. Далее вы оба решили чуть подождать, в надежде, что встречный отступит в сторону, и вы разойдетесь. Вы можете промоделировать эту ситуацию как метастабильную и применить к ней ту же теорию, которая была развита для синхронизаторов и триггеров. Предположим, вы создаете математическую модель своего поведения и поведения своего напарника. Состояние, в котором вы мешаете проходу друг друга, можно трактовать как метастабильное. Вероятность того, что вы остаетесь в этом состоянии после t секунд равна e – t τ , величина τ описывает скорость вашей реакции, сегодня из-за недосыпания ваш разум затуманен и τ=20 с. a) Через какое время с вероятностью 99% метастабильность будет разрешена (то есть, вы сможете обойти друг друга)? b) Вы не только не выспались, но и сильно проголодались. Ситуация крайне серьезная, вы умрете от голода, если не попадете в кафетерий через 3 минуты. Какая вероятность того, что ваш напарник по лабораторным работам должен будет доставить вас в морг? Глава 3 Проектирование последовательностной логики 416 Упражнение 3.39 Вы построили синхронизатор с использованием триггеров с T 0 = 20 пс. и τ = 30 пс. Ваш начальник поручил вам увеличить среднее время между отказами (MTBF) в 10 раз. Насколько вам нужно увеличить период тактового сигнала? Упражнение 3.40 Бен Битдидл изобрел новый улучшенный синхронизатор, который по его заявлениям подавляет метастабильность за единственный период. Схема «улучшенного синхронизатора» показана на Рис. 3.76 . Бен поясняет, что схема в блоке M представляет собой аналоговый «детектор метастабильности», который выдаёт сигнал высокого логического уровня, если напряжение на его входе попадает в запретную зону между V IL и V IH . Детектор метастабильности проверяет, не появился ли на выходе D2 первого триггера метастабильный сигнал. Если он действительно появился, то «детектор метастабильности» асинхронно сбрасывает триггер и на его выходе появляется корректный логический сигнал 0. Второй триггер фиксирует сигнал D2 и на его выходе Q всегда будет корректный логический уровень. Алиса Хакер говорит Бену, что схема не будет работать как заявлено, поскольку устранение метастабильности так же невозможно, как и построение вечного двигателя. Кто их них прав? Покажите где ошибка Бена или почему Алиса ошибается. Рис. 3.76 “Новый улучшенный” синхронизатор Глава 3 Проектирование последовательностной логики 417 ВОПРОСЫ ДЛЯ СОБЕСЕДОВАНИЯ В этом разделе представлены типовые вопросы, которые могут быть заданы соискателям при поиске работы в области проектирования цифровых систем. Вопрос 3.1 Нарисуйте диаграмму конечного автомата, который детектирует поступление на вход последовательности 01010. Вопрос 3.2 Спроектируйте конечный автомат, который принимает последовательность битов (один бит за раз), и выполняет над ними операцию дополнения до 2.Он имеет два входа, Start и A, и один выход Q. Двоичное число произвольной длины подается на вход A, начиная младшего разряда. Соответствующий выходной бит появляется на том же цикле на выходе Q. Вход Start устанавливается на один цикл для инициализации конечного автомата перед поступлением младшего бита. Вопрос 3.3 Чем отличается триггер-защелка и триггер, тактируемый фронтом импульса? Когда следует использовать каждый из них? Вопрос 3.4 Спроектируйте конечный автомат, который выполняет функции пятиразрядного счетчика. Глава 3 Проектирование последовательностной логики 418 Вопрос 3.5 Спроектируйте схему детектирования фронта сигнала. Ее выход должен принимать значение 1 в течение одного периода после перехода входного сигнала из состояния 0 в 1. Вопрос 3.6 Опишите концепцию конвейеризации и методы ее использования. Вопрос 3.7 Поясните ситуацию, когда временя удержания триггера отрицательно. Вопрос 3.8 Спроектируйте схему, которая принимает сигнал A (см. Рис. 3.77 ) и формирует на выходе сигнал B. Рис. 3.77 Формы сигналов Вопрос 3.9 Рассмотрим блок комбинационной логики между двумя регистрами. Поясните временные ограничения, которым такой блок должен удовлетворять. Если поставить буфер на тактовом входе второго триггера станут ли ограничения времени предустановки мягче или жестче? |