Курсовой по цифровой схемотехнике. Курсовой проект Слёзкин (1). Разработка схемной реализации цифрового устройства с временным разделением сигналов с входными параметрами F1 (0,2,4,6,8,10) F2 (1,3,5,7) Fбн (11,12,13) такты F1 (24) такты F2 (79) Ксч 10 Fгни 4,0 кГц

• Название: Разработка схемной реализации цифрового устройства с временным разделением сигналов с входными параметрами F1 (0,2,4,6,8,10) F2 (1,3,5,7) Fбн (11,12,13) такты F1 (24) такты F2 (79) Ксч 10 Fгни 4,0 кГц
• Анкор: Курсовой по цифровой схемотехнике
• Дата: 12.09.2022
• Размер: 2.94 Mb.
• Имя файла: Курсовой проект Слёзкин (1).docx
• Тип: Техническое задание; #673912
• страница: 4 из 6

2.2 Синтез и обоснование выбора функциональных схем узлов разрабатываемого устройства

Таблица 1

Таблица истинности для F1 и F2

№	X1	X2	X3	X4	F1	F2
0	0	0	0	0	1	0
1	0	0	0	1	0	1
2	0	0	1	0	1	0
3	0	0	1	1	0	1
4	0	1	0	0	1	0
5	0	1	0	1	0	1
6	0	1	1	0	1	0
7	0	1	1	1	0	1
8	1	0	0	0	1	0
9	1	0	0	1	0	0
10	1	0	1	0	1	0
11	1	0	1	1	*	*
12	1	1	0	0	*	*
13	1	1	0	1	*	*
14	1	1	1	0	0	0
15	1	1	1	1	0	0

Для минимизации и соединения функций я буду использовать карты Карно. Этот метод в моем случае будет проще и эффективней.

Для F1:





Рис. 4 Карты Карно для F1
Для F2:



Рис. 5 Карты Карно для F2
После упрощения получаем следующие функции по базисам:

И-ИЛИ-НЕ:

(Рис. 6)

(Рис. 10)

ИЛИ-НЕ:

(Рис. 11)

И-НЕ:

(Рис. 7)

(Рис. 8)

(Рис. 9)

(Рис. 13)

(Рис. 12)



Рис. 6.




Рис. 7.





Рис. 8.



Рис. 9.


Рис. 10.



Рис. 11.



Рис. 12.



Рис. 13.

Таблица 2
Таблица истинности для FT1 и FT2

№	Q1	Q2	Q3	Q4	FT1	FT2
0	0	0	0	0	0	0
1	0	0	0	1	0	0
2	0	0	1	0	1	0
3	0	0	1	1	1	0
4	0	1	0	0	1	0
5	0	1	0	1	0	0
6	0	1	1	0	0	0
7	0	1	1	1	0	1
8	1	0	0	0	0	1
9	1	0	0	1	0	1
10	1	0	1	0	0	0
11	1	0	1	1	*	*
12	1	1	0	0	*	*
13	1	1	0	1	*	*
14	1	1	1	0	0	0
15	1	1	1	1	0	0

Рис. 14. Карты Карно для TF1



Рис. 15. Карты Карно для TF2

После упрощения получаем следующие функции по базисам:

И-ИЛИ-НЕ:

(Рис. 16)

(Рис. 17)

(Рис. 20)

(Рис. 21)

И-НЕ:

(Рис. 18)

(Рис. 19)

(Рис. 22)

(Рис. 23)

Рис. 16.


Рис. 17.



Рис. 18.



Рис. 19.



Рис. 20.



Рис. 21.





Рис. 22.



Рис. 23.



По результатам соединения и минимизации функций, можно увидеть, что (Рис. 10); (Рис. 11); (Рис. 16); (Рис. 21) являются самыми оптимальными для использования их в разработке схемной реализации цифрового устройства, так как в них задействовано меньше всего компонентов и связей.