курсач ЦУ Улан. В любой области науки, техники, производства посредством деятельности и методов вычислительной техники, направленных на поощрение производительности труда человека
 Скачать 1.35 Mb.
|
Имеет двоичные коды, счетчики и регистры памяти: используются в телеграфной, телефонной связи, кассовом аппарате, калькуляторах, банкоматах и терминалах.На практике алгоритм умножения положительных двоичных чисел используется в вычислительной машине и системе, банкомате и терминалах, микропроцессорной технике.А5 А4 А3 А2 А1B5 B4 В3 В2 В1  (А5В1)(А4В1) (А3В1) (А2В1) (А1В1) + (А5В2) (А4В2) (А3В2) (А2В2) (А1В2) (А5В3) (А4В3) (А3В3) (А2В3) (А1В3) (А5В4) (А4В4) (A3B4) (A2B4) (A1B4) (А5В5) (А4В5) (A3B5) (A2B5) (A1B5)  S9 S8 S7 S6 S5 S4 S3 S2 S1 Таблица 1- Алгоритм умножения положительных цифр  Рассмотрим в качестве примера процесс умножения четырехразрядных двоичных чисел, приведенный в задании. Операция умножения выполняется, начиная с наименьшего разряда множителя: A = 5(10) = 0101(2) B = 7(10) = 1000(2). Так, в процессе умножения двоичных чисел образуется частичное произведение, которое записывается сдвигом и суммируется. Сравниваем результаты умножения числа A и B на двоичную и десятичную СЖ. Для этого преобразуем результат произведения в двоичную систему счисления: 011100110 показывает, что операция умножения выполнена правильно, если(2) =35 (10) 1.2 Описание работы структурной схемы установки Структурная схема установки состоит из следующих элементов: шифратор, счетчик, комбинационно-логическая схема КЛС1, КЛС2, КЛС3, КЛС4, клс5 сумматор1, сумматор2, регистр. Положительное число "А" поступает на вход шифратора и преобразуется из десятичного числа в код 8421 в двоичной системе счисления. Полученные сигналы А1, А2, А3, А4, А5 поступают на вход КЛС1, КЛС2, КЛС3 КЛС4 и КЛС5. Положительно значное число " В " поступает на вход счетчика и, преобразуясь из десятичной в двойную, на выходе выдает сигнал В1,В2, В3, В4, В5. Сигнал В1 поступает на вход КЛС1. Снятые с КЛС1 сигналы В1 и сигналы А1, А2, А3, А4, А5. А сигнал В2 поступает на вход КЛС2 и воспроизводится на нем сигналами А1, А2, А3, А4, А5. А сигнал В3 поступает на вход КЛС3 и воспроизводится на нем сигналами А1, А2, А3, А4, А5. А сигнал В3 поступает на вход КЛС3 и воспроизводится на нем сигналами А1, А2, А3, А4, А5. На выходе КЛС1 получаем частичное произведение следующих сигналов: А1В1, А2В1, А3В1, А4В1, А5В1. А КЛС2 произведение следующих сигналов: А1В2, А2В2, А3В2, А4В2, А5В2. А в КЛС3 произведение следующих сигналов: А1В3, А2В3, А3В3, А4В3, А5В3. А в КЛС4 произведение следующих сигналов: А1В4, А2В4, А3В4, А4В4, А5В4. Сигнал А1В1 (S0) сразу поступает в параллельно – последовательный регистр. Сигнал а2в1 и а1в2 поступает на вход сумматора ЅМ1 (А1 и В1), где накопленное соединение формирует сигнал S1 на выходе и поступает в регистр. Сигнал а4в1 и а3в2 поступает на третий вход сумматора ЅМ1 (А3 и В3), С выхода которого снимается сигнал S3. Сигнал а4в2 поступает на четвертый вход сумматора ЅМ1 (А4 и В4) и включается сигналом «0», так как А4 заземляется из-за зазора, а на выходе получаем сигнал S4. Сигнал а1в3 и S2 поступает на вход сумматора ЅМ2 (А1 и В1), где на выходе накопленного соединения получаем сигнал S1. Ну а сигнал а2в3 и S3 поступает на второй вход сумматора ЅМ2 (А2 и В2), на выходе которого получаем сигнал S2. Ну а сигнал а3в3 и S4 поступает на третий вход сумматора ЅМ2 (А3 и В3), на выходе которого получаем сигнал S3. Сигналы на выходе S1, S2, S3, S4, S5 сумматора ЅМ2 поступают в параллельно - последовательный регистр и преобразуются в нем из параллельной формы в последовательную. Итак, на выходе регистра получаем произведение положительных чисел «А» и «В». Чтобы изобразить этот результат, используем семисегментный девятиразрядный светодиодный индикатор. Для этого потребуется преобразователь из кода 8421 в код индикатора. 2 ФУНКЦИОНАЛЬНАЯ СХЕМА УСТРОЙСТВА 2.1 Описание работы принципиальной схемы установки Так как в курсовой работе базис или – нет, то для сборки шифратора я выбрал микросхему К155ЛА3 (D1.1 – D1.3), к155ла6 (D2.1 – D2.2) или к555ив1, 74147, 74148. На выходе D2.1 и D2.2 получаются двоичные четвертичные числа в коде 8421. Вместо счетчика выбрана микросхема КР1533ИЕ6 (D4.1), 74191, на вход которой подается аналоговая сигнализация, на выходе получается четырехтразрядное двоичное число. Счетчик был сконструирован с помощью JK-триггеров на микросхеме К555 ТВ6, 7476. Вместо комбинационной логической схемы была получена микросхема К155ЛИ1 (D5,D6,D7). Входы DD5,DD6 2,3,6,9,11 и 12 включают логические 0, а входы 5 и 8 включают логические 1. На всех выходах DD5 и DD6 имеем логические нули. На входах DD7 2 и 11 поступают логические единицы, на входах 3,5,6,8,9,12 поступают логические единицы. На выходах 4 и 10 поступают DD7 имеют логические единицы, на выходах 1 и 13 имеют логические единицы. Вместо сумматора я выбрал двухразрядную микросхему к555им5, 7482 (D8,D9) или четырехразрядную микросхему К555ИМ2, 7483 (D8,D9). На входы 10,11,8,7,3,4,1 и 16 DD8 приходятся логические нули, на выходы 9,6 2 и 15 получаем логические нули. На входы 7 и 4 DD9 приходятся логические единицы, на входы 10,11,8,3,1,16 идут логические единицы, на выходы 9 и 15 получаем логические нули, на выходы 6 и 2 получаем логические единицы. В качестве регистра выбрана микросхема КР1533ИР10 (D15). На входы 1,2,3 и 10 приходят логические нули, на входы 4 и 5 идут логические единицы. На выход 13 регистра получаем 25 чисел. 2.2 Составление шифратора с загадкой числа А Шифратор относится к функциональному узлу комбинационного типа, который использует код" N-1 " для преобразования в двоичный код. На вход шифратора последовательно выводятся значения десятичных чисел. При передаче активного (активного) логического сигнала на один из входов шифратора, на его выходе образуется (образуется) двоичный код, соответствующий номеру активированного входа (т. е. десятичной). Шифратор с входом 2П и выходом п называется полным. А если число входов шифровальщика меньше 2п, то оно называется неполным. Шифратор иногда называют" кодером " (на английском языке coder), и он используется для преобразования десятичных чисел, набранных с клавиатуры кнопочного пульта управления, в двоичные числа. При нажатии любой кнопки клавиши на соответствующий вход шифратора выводится логический один (лог.1) подается сигнал, который на выходе преобразуется в двоично-десятичный код. Кроме того, лог. Сигнал 1 подается только на один вход в каждый момент времени. Это называется активированным входом. Такие шифраторы с одним входом активированы называются двоичными шифраторами. Помимо двоичного шифратора, в практике широко используются привилегированные (приоритетные) шифраторы. Шифраторы могут применяться в многофункциональных микросхемах СК или в отдельных микросхемах. Первая буква и третьей группы в маркировке многих микросхем СС определяет точное устройство данного ИМС. Микросхемы шифратора обозначаются Ив. Изображение шифратора обозначается английской буквой CD (coder). Шифратор в виде микросхемы выпускается в двух видах: 1) При преобразовании любого десятичного числа в двоично-десятичный код «8421» используется шифратор 10x5 (10 входов и 5 выходов). Так как десятичные числа состоят из числа от 0 до 15, то в зависимости от указанного числа шифраторы также состоят из шестнадцати входов. Поскольку Код пятиразрядный «8421", выход шифраторов для данного кода равен 5. Примером может служить микросхема К555ИВЗ, аналом которой является микросхема SN74LS147N фирмы «Texas Instruments». Его расходы обозначены буквами У1, У2, У3, У4, У5 для кода» 8421". Они используются при вводе цифровой информации с помощью клавиатуры. 2) При преобразовании первых восьми десятичных чисел от 0 до 7 в трехразрядный двоичный код используется шифратор 8x3. Они часто используются в управлении работой других СК. Примером может служить микросхема К555ИВ1, представляющая собой микросхему SN74LS148N фирмы» Texas Instruments". Он 0... Для чисел 7 имеется восемь входов и три выхода для трехразрядного двоичного кода АО, А1, А2.     Рисунок 1 - Микросхема шифратора к555ив3 и 74148 К555ив3 Микросхема предпочтительного шифратора. Его кодируемый сигнал тревоги имеет 1 – 9 отрицательных входов и четыре 1 – 2 – 4 – 8 имеет отрицательный исходящий код. В текущем случае все входы и выходы имеют логическую 1. Когда одному из любых входов присваивается логический 0, этот же сигнал соответствует количеству передаваемых входов 1 – 2 – 4 – 8 на выходе формируется отрицательный код. Если на несколько информационных входов микросхемы сразу подается логический сигнал 0, то код вывода формируется в соответствии с наибольшим числом входов. Принцип работы шифратора очень прост: если активный сигнал подается на вход в виде какого-то десятичного числа, то на выходе формируется двоичный код, соответствующий этому числу. В соответствии с заданным числом код называется адресом этого числа. Поэтому в микросхеме КР1533ИВ3 значения для кода обозначаются буквой А (от англ.address - адрес). Если требуется шифратор, не выпускаемый в виде готовой микросхемы, то они встраиваются в состав многофункциональной СК или создаются в виде логического элемента микросхемы. В этом работе я рассмотрю построение шифратора в двоично-десятичном преобразовании десятичных чисел в код «8421". Выбор кода в данном случае имеет две причины: определение структуры соответствующего микросхемы к555ивз (аналогового микросхемы SN74LS147N фирмы«Texas Instruments»), показанного на рис. 1; 1) Определение количества и активности входов и выходов: такой шифратор всего 0...Состоит из шестнадцати входов для десятичных чисел до 15 и 5 выходов для 5-разрядного кода «8421". 2) Составим таблицу истинности шифратора. Используя таблицу, запишу код «8421» на каждое десятичное число. Кодовые условные обозначения обозначаем как микросхемы КР1533ИВЗ. 3) Запишем уравнение СДНФ для каждого базиса шифратора или-не: У1= Х1 v X3 v X5 v X7 v X9 Y2= X0 v X3 v X4 v X7 v X8 Y3= X2 v X4 v X6 v X7 v X9 Y4= X2 v X3 v X4 v X8 v X9 Y5= X5 v X6 v X7 v X8 v X9 4) Переходим в базис или-не, для этого дважды отрицаю, затем применяю закон Де-Моргана, затем определяю число соответствующего логического элемента;   У1= Х1 X3 X5 X7 X9  Остальные логические значения находятся в такой структуре, или - не-базисный процесс обмена точно такой же. Поэтому мы можем записать полученное решение.    Y2= X0 X3 X4 X7 X8Y3= X2 X4 X6 X7 X9 Y4= X2 X3 X4 X8 X9 Y5= X5 X6 X7 X8 X9  Для построения логической схемы шифратора необходимо: 4 элемента 8 или-не. Запись такого логического значения можно рассматривать с другой стороны, например, если активный сигнал подается последовательно от входа числа 8 до входа числа 15, то на выходе «У4» формируется сигнал 1. 5) Выбор микросхемы: для сборки шифратора в коде 8421 или в базисе-не необходимо получить четыре микросхемы КМ155ЛН1. Таблица 2 - Таблица истинности кода 8421
Необходимо отрицать все входные сигналы логических значений. Для выполнения данной операции не вводим в схему логические элементы: считаем все входы шифратора (микросхемы К555ИВЗ) . 6) Выбор микросхемы: выбрал микросхему КМ155ЛН1, так как в ней находится 1 элемент, выполняющий функцию 8 входов или-не. Его можно наблюдать.   Рисунок 2-ШГБ и расположение элемента Шеффера в микросхеме КМ155ЛН1, К155ЛЛ1 и КМ155ЛЛ1 7) Нарисую логическую схему шифратора на базисе или-не и для составления электрической схемы на основе этого логического уравнения необходимо выбрать микросхему КР531ЛА3. 8) Составляю список микросхем КМ155ЛЛ1, необходимых для данной схемы, т. е. моей схеме нужно 5 штук, что указано в спецификациях. 2.3 Синтез интегральных счетиков В данном курсовом работе номер первого соединителя а передается от шифратора к десятично-двоичному интегральному счетчику. Считыватель-устройство, которое при каждом соответствующем отклонении импульсов изменяет число в ряду вместе. В зависимости от направления изменения числа в составе существуют прямые, отрицательные и универсальные счетчики. Счетчики создаются на основе Т-триггеров. Ксч-число внутренних состояний цифрового автомата. Возможно, Ксч =2K, где k – целое число, тогда счетчик называется двоичным. Может Ксч = 10к-тогда десятичный счетчик. Самый простой счетчик-триггер. Его Ксч =2, так как он может находиться в обоих состояниях. В зависимости от момента включения триггеров счетчики делятся на синхронные и асинхронные. В момент асинхронного включения переход триггеров из одного состояния в другое происходит последовательно, а при синхронном переключении триггеры переключаются в один и тот же момент.   Рисунок 3 - Триггер JK на микросхеме К555ТВ6 Счетчики будут добавлять и вычитать. На ряду с добавляющими и вычитающими счетчиками применяются реверсивные счетчики. (+, -). В этом разделе мы синтезируем счетчика. Для синтеза любого счетчика, как и для любой цифровой установки, важна таблица истинности. В данном случае-это таблица в коде. Для построения счетчика можно использовать Т-триггеры, D-триггеры и JK-триггеры, из которых выбираем JK-триггер. Причина, по которой мы выбрали JK - триггер, заключается в том, что мы можем построить t-триггер, последовательно соединяя входы J и K через этот триггер. Микросхема К555ТВ6 состоит из сдвоенного JK-триггера. Каждый триггер состоит из: С-тактовый вход передачи импульса, J и K – вход передачи информации, R-вход очистки. Преимущество R - входа в том, что при спуске на него логического 0 на триггерах устанавливается условие 0, т. е. на прямом выходе триггера лог 0, а на отрицательном выходе лог 1. При подаче лога 1 на вход R записывается информация на входе J и K. При уменьшении положительного полярного импульса на входе С триггеры переключаются. Предельная частота работы триггеров микросхемы к555тв6 30мГц. Для составления сводной таблицы состояний счетчика заполняю с помощью таблицы переключения JK-триггера. Таблица 3 – Таблица переключения триггера JK
В таблице истинности анализируются последовательные переходы триггеров из одного положения в другое, начиная с первого столбца у1, совпадающие с таблицей переключений переписчика, заполняются полные сводные таблицы состояний переписчика, заполняя графы J1, K1, затем графы у1 , у2, у3, J2, K2, K3, J4, K4, J5, K5 в соответствии с графами я могу. Для дальнейшего построения счетчика с помощью карты Вейча необходимо получить функции логического уравнения. Для удобства пополнения карты Вейча существует свой порядок заполнения.  Рисунок 4 - Порядок заполнения диаграммы Вейча и схема выходного триггера запись в соответствии с параметрами Таблица 4 - Сводная таблица состояния счетчика
Метод минимизации, используемый картой Вейча, является визуальным и простым типом минимизации. И в этом случае используется графический метод отображения АЛФ. Карта Вейча представляет квадрат 2n прямоугольным, где n-число переменных булевой функции, необходимых для графического представления. при n-четном каждая сторона прямоугольника состоит из ячейки, а при n-нечетном одна сторона прямоугольника состоит из ячейки, а другая-из ячейки. любые две диаграммы АЛФ, зависящие от аргумента n, используют диаграмму АЛФ, зависящую от аргумента n + 1. Каждой ячейке на диаграмме ставится соответствующая элементарная конъюнкция (набор аргументов), и в этом случае соседние конъюнкции совпадают. Ячейки в двух крайних противоположных рядах и столбцах также считаются соседними соединениями (можно представить, что диаграмма находится в сетке). Карты Вейча, заполненные таблицей состояния счетчика, приведены на рисунке 3 Взяв уравнение логической функции, необходимой для соединения входов и выходов JK – триггеров, образующих счетчик, путем группового объединения логических одно - (1) расположенных сеток на диаграмме Вейча 2, 4, 8, 16, тем самым синтезирую счетчика.        Рисунок 5 - Диаграмма Вейча, заполненная в соответствии с таблицей состояния счетчика В результате получаем уравнение следующих логических функций:  Приведена логическая схема счетчика, синтезированного с помощью JK – триггера в четырех экземплярах, а на рисунке 3 показано условное графическое обозначение этого счетчика и составлено на микросхеме К155ИЕ6.     Рисунок 6 -УГО счетчика на микросхеме КР1533ИЕ6 и 74191 Микросхема реверсивного двоичного счетчика КР1533ИЕ6, которая работает в коде 1-2-4-8 и производит подсчет до 10. Проведем анализ микросхемы ИЕ6. На входы + 1 и -1 подаются тактовые импульсы. При подаче импульса на вход +1 производится отсчет в прямом направлении, а при подаче на вход -1-в обратном. R-вход служит для приведения счетчика в положение 0, а L – вход служит для предварительной записи информации, поступающей на вход D1-D8 счетчика. При подаче на вход R логической 1 на триггерах счетчика устанавливается условие 0, в этот момент на входе L также имеется логическая 1. Для предварительной записи любого числа 0 – 9 счетчику необходимо подать отрицательный полярный импульс на вход D1-D8 (D1 - малый, D8 - большой разряд), при этом логорифм на входе R должен быть 0. 2.4 Синтез преобразователя кода Преобразователь кода (code converter) - цифровая установка, выполняющая преобразование одного кода в другой. Преобразователь кода по стандарту маркируется буквой ПР, некоторые виды маркируются буквой ПП. Изображение такой установки задается условием Х / У. В этом и в соответствии с этим в микросхемах других серий маркируется ИД и обозначается DC, так как они все время работают вместе с сегментным цифровым индикатором. Набор заданных четных микросхем преобразует код» 8421 " в десятичное число, указанное на индикаторе (как и дешифратор). 1,2,4,8-для двоично-десятичного кода «8421». А, В, С, D, E, F, G - расходы включаются в соответствующие входы индикатора. Приведем пример структуры преобразователя кода: методология принципиальной электрической схемы преобразователя в код "8421". Определяем входные и выходные числа 1: 4 входа для четырехразрядного кода «8421 " и 7 выходов для четырехразрядного кода. 2 составим таблицу истинности преобразователя. В этой таблице, используя таблицу5, мы покажем значения кода «8421» для каждого десятичного числа. Таблица 5-Таблица истинности полного сумматора
Продолжение таблицы 5
Примечание: пустая ячейка карты соответствует группе переменных, которых нет на входе кода» 8421«, поэтому нам все равно, какой сигнал будет в этих ячейках (знак» х"). 3 Заполняем Вейч-карту на весь выход преобразователя . Примечание: обратите внимание на карту У2, где два раза, возвращаясь в цилиндр (одновременно по горизонтали и вертикали), объединяются 4-х угловые ячейки. Эта ситуация не является полной, поэтому следует помнить, что 4-х угловые ячейки на карте должны объединять все в одну область.  Рисунок 7 – Диаграммы вейча преобразователя    Рисунок 8 - Диаграмма Вейча, заполненная в соответствии с таблицей состояния счетчика 4. Запишем МДНФ на весь выход преобразователя и определим соответствующее количество элементов (расчет элементов на данном этапе выполняется только при построении из базисов схемы или - не). МКНФ: A=(X2˄X3˄X4)˅ (͞X1˄X2˄X3˄X4) B=(X1˄X2˄X3) ˅ (͞X2˄X4) C=X1˄X2˄X3˄X4 D=(͞X1˄X3˄X4) ˅ (͞X1˄X2˄X3˄X4) ˅ (͞X1˄X3˄X4) E=(͞X1˄X4) ˅(͞X1˄X4) ˅ (͞X1˄X2˄X3) F= (͞X1˄X3˄X4) ˅ (͞X1˄X2˄X3) ˅ (͞X1˄X2˄X4) G= (͞X2˄X3˄X4) ˅ (͞X1˄X2˄X3) A=  B=  C=  D=  E=  F=  G=  A= X2↓ X4 ↓ (͞X3↓ X1) ↓ (X̅1↓ X̅3) B= X̅3↓ (͞X1↓ X2) ↓ (X̅1↓ X2↓ X3) C= X1↓ ( X2↓ X3↓ )( X̅2↓ X̅1) D=(͞ X̅3↓ X1) ↓ (͞X2↓ X̅3) ↓ (X̅1↓ X3) ↓ (X̅2↓ X4) ↓ (X2↓ X3↓ X̅1) ↓ (X1↓ X3↓ X̅2 ) E=(͞ X̅1↓ X̅3 ) ↓ (X2↓ X3↓ X̅1) F=(͞X̅2↓ X4) ↓ (X1↓ X3) ↓ (X1↓ X̅2↓ X3) G=( X̅3↓ X1 ) ↓ (X2↓ X̅3) ↓ (͞X̅2↓ X3↓ X1) ↓ (͞X̅ | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||