Вопросы к экзамену по вт арифметические основы цифровых устройств. Системы счисления и методы их преобразования

• Название: Вопросы к экзамену по вт арифметические основы цифровых устройств. Системы счисления и методы их преобразования
• Дата: 15.06.2022
• Размер: 16.45 Kb.
• Имя файла: voprosy_po_VT (1).docx
• Тип: Вопросы к экзамену; #594542

Вопросы к экзамену по ВТ

1. 
   Арифметические основы цифровых устройств. Системы счисления и методы их преобразования.
   
2. 
   Логические операции, формулы и таблицы истинности.
   
3. 
   Логические формулы равносильности.
   
4. 
   Базисный набор логических операций и логические схемы.
   
5. 
   Минимизация логических формул методом тождественных преобразований.
   
6. 
   Минимизация логических формул методом карт Карно.
   
7. 
   Минимизация логических формул методом диаграмм Вейча.
   
8. 
   Цифровые комбинационные устройства равнозначности и неравнозначности.
   
9. 
   Двоичные полусумматоры и комбинационные сумматоры.
   
10. 
    Шифраторы и схемы приоритетных шифраторов.
    
11. 
    Линейные и пирамидальные дешифраторы. Каскадное соединение дешифраторов.
    
12. 
    Мультиплексоры.
    
13. 
    Демультиплексоры.
    
14. 
    Преобразователи кодов. Цифровой индикатор десятичных чисел.
    
15. 
    Последовательные цифровые устройства. Классификация триггеров.
    
16. 
    Асинхронные и статические синхронные RS- триггеры. Таблицы переходов и схемы.
    
17. 
    Синхронные RS- триггеры с динамическим входом. Схемы на базе элементов «И-НЕ» и «ИЛИ-НЕ».
    
18. 
    Одноступенчатый и двухступенчатый D-триггер. Статическая и динамическая синхронизация.
    
19. 
    Универсальный JK-триггер. Функции возбуждения триггеров.
    
20. 
    Счетный Т-триггер. Схема последовательного двоичного счетчика.
    
21. 
    Виды и схемы двоичных счетчиков. Реверсивный счетчик.
    
22. 
    Регистры памяти и схема регистра на базе RS- триггеров с вводом данных, их инверсией и выводом на индикацию.
    
23. 
    Сдвигающие регистры. Схема сдвига влево и вправо.
    
24. 
    Реверсивный сдвигающий регистр.
    
25. 
    Цифроаналоговые преобразователи (ЦАП). Схема с двоично взвешенными резистивными цепями.
    
26. 
    Схема ЦАП с многозвенной резистивной цепью типа R-2R.
    
27. 
    Схема ЦАП с суммированием токов.
    
28. 
    Аналого-цифровые преобразователи (АЦП). Методы преобразования.
    
29. 
    Функциональная схема АЦП последовательного счета.
    
30. 
    АЦП поразрядного кодирования.
    
31. 
    АЦП по методу параллельного считывания.
    
32. 
    Принципы построения ПЭВМ. Архитектура системной платы.
    
33. 
    Организация системы ввода-вывода вычислительных машин. Адресация и прерывания.
    
34. 
    Типы интерфейсов с внешними устройствами.
    
35. 
    Матрицы памяти. Схема адресации и считывания данных.
    
36. 
    Оперативное запоминающее устройство (ОЗУ). Статическое и динамическое ОЗУ.
    
37. 
    Постоянное запоминающее устройство (ПЗУ). Способы программирования ПЗУ.
    
38. 
    Программируемые логические матрицы.
    
39. 
    Программируемые вентильные матрицы.
    
40. 
    Структура кодовой таблицы ASCII.
    
41. 
    Внутренняя структура микропроцессора. Устройства и регистры.
    
42. 
    Регистры процессора MIPS.
    
43. 
    Операнды и возможности адресации памяти процессора MIPS.
    
44. 
    Язык ассемблера, процесс компиляции программы.
    
45. 
    Архитектура команд процессора MIPS.
    
46. 
    Кодировка команд процессора MIPS.
    
47. 
    Технология процессора MIPS SIMD.
    
48. 
    Архитектура команд процессора Байкал - Т1.
    
49. 
    Регистры процессора MIPS и возможности адресации памяти.
    
50. 
    Регистры процессора х86.
    
51. 
    Операнды и возможности адресации памяти процессора х86.
    
52. 
    Архитектура команд процессора х86.
    
53. 
    Флаги состояния, биты регистра флагов EFLAGS процессора х86.
    
54. 
    Кодировка команд процессора х86.
    
55. 
    Микроархитектура процессора. Однотактная и многотактная.
    
56. 
    Конвейерная микроархитектура. Схема обработки команд.
    
57. 
    Суперскалярный процессор.
    
58. 
    Процессор с внеочередным выполнением команд.
    
59. 
    Симметричные многоядерные мультипроцессоры.
    
60. 
    Принципы работы процессора Эльбрус.