Вопросы к экзамену по вт арифметические основы цифровых устройств. Системы счисления и методы их преобразования
![]()
|
Вопросы к экзамену по ВТ Арифметические основы цифровых устройств. Системы счисления и методы их преобразования. Логические операции, формулы и таблицы истинности. Логические формулы равносильности. Базисный набор логических операций и логические схемы. Минимизация логических формул методом тождественных преобразований. Минимизация логических формул методом карт Карно. Минимизация логических формул методом диаграмм Вейча. Цифровые комбинационные устройства равнозначности и неравнозначности. Двоичные полусумматоры и комбинационные сумматоры. Шифраторы и схемы приоритетных шифраторов. Линейные и пирамидальные дешифраторы. Каскадное соединение дешифраторов. Мультиплексоры. Демультиплексоры. Преобразователи кодов. Цифровой индикатор десятичных чисел. Последовательные цифровые устройства. Классификация триггеров. Асинхронные и статические синхронные RS- триггеры. Таблицы переходов и схемы. Синхронные RS- триггеры с динамическим входом. Схемы на базе элементов «И-НЕ» и «ИЛИ-НЕ». Одноступенчатый и двухступенчатый D-триггер. Статическая и динамическая синхронизация. Универсальный JK-триггер. Функции возбуждения триггеров. Счетный Т-триггер. Схема последовательного двоичного счетчика. Виды и схемы двоичных счетчиков. Реверсивный счетчик. Регистры памяти и схема регистра на базе RS- триггеров с вводом данных, их инверсией и выводом на индикацию. Сдвигающие регистры. Схема сдвига влево и вправо. Реверсивный сдвигающий регистр. Цифроаналоговые преобразователи (ЦАП). Схема с двоично взвешенными резистивными цепями. Схема ЦАП с многозвенной резистивной цепью типа R-2R. Схема ЦАП с суммированием токов. Аналого-цифровые преобразователи (АЦП). Методы преобразования. Функциональная схема АЦП последовательного счета. АЦП поразрядного кодирования. АЦП по методу параллельного считывания. Принципы построения ПЭВМ. Архитектура системной платы. Организация системы ввода-вывода вычислительных машин. Адресация и прерывания. Типы интерфейсов с внешними устройствами. Матрицы памяти. Схема адресации и считывания данных. Оперативное запоминающее устройство (ОЗУ). Статическое и динамическое ОЗУ. Постоянное запоминающее устройство (ПЗУ). Способы программирования ПЗУ. Программируемые логические матрицы. Программируемые вентильные матрицы. Структура кодовой таблицы ASCII. Внутренняя структура микропроцессора. Устройства и регистры. Регистры процессора MIPS. Операнды и возможности адресации памяти процессора MIPS. Язык ассемблера, процесс компиляции программы. Архитектура команд процессора MIPS. Кодировка команд процессора MIPS. Технология процессора MIPS SIMD. Архитектура команд процессора Байкал - Т1. Регистры процессора MIPS и возможности адресации памяти. Регистры процессора х86. Операнды и возможности адресации памяти процессора х86. Архитектура команд процессора х86. Флаги состояния, биты регистра флагов EFLAGS процессора х86. Кодировка команд процессора х86. Микроархитектура процессора. Однотактная и многотактная. Конвейерная микроархитектура. Схема обработки команд. Суперскалярный процессор. Процессор с внеочередным выполнением команд. Симметричные многоядерные мультипроцессоры. Принципы работы процессора Эльбрус. |