Синтез блоков управления памяти. 8. Синтез блоков управления с распределителями импульсов. 8. Синтез блоков управления с распределителями импульсов
 Скачать 180 Kb.
|
|
Синтез блоков упрвления с распределителями импульсов  8.Синтез блоков управления с распределителямиимпульсов8.1. Особенности блоков управления с распределителями импульсов  локи управления представляют собой особый тип автоматов с памятью. Ранее было показано, что блоки управления непосредственно не выполняют операций по преобразованию данных, Они только обеспечивают выполнение преобразований в операционных блоках путем формирования управляющих сигналов. Управляющие сигналы, вырабатываемые блоками управления, организуют передачу данных внутри операционного блока. Для этого управляющие сигналы коммутируют в определенные моменты и на определенный промежуток времени цепи передачи данных внутри операционного блока. В общем случае блок управления может иметь несколько режимов работы. Такими режимами могут быть, например, режимы выполнения различных операций (сложение, вычитание, умножение и т.д.) в блоках управления арифметико-логическими устройствами (АЛУ), режимы записи и чтения данных в блоках управления памятью, режимы приема и передачи данных в блоках управления интерфейсами и т.д. Режим работы блока управления задается в виде кода операции, который принимает определенные значения для каждого режима (см. п. 4.1.). Понятно, что набор и последовательность формирования управляющих сигналов зависит от заданного режима работы блока управления. Кроме того, последовательность управляющих сигналов обычно не является жесткой и заранее заданной, а зависит и от различного вида условий, которые проверяются при работе блока управления, Результат проверки условия зависит от значения исходных данных и промежуточных результатов, обрабатываемых в операционном блоке, поэтому его нельзя предсказать заранее. Результаты проверки условий поступают на блок управления в виде сигналов, называемых признаками. Для блока управления АЛУ, например, такими признаками могут быть знаки чисел, признак равенства результата нулю, признак переполнения разрядной сетки, значение очередного разряда множителя при умножении и т.д. Физически управляющие сигналы обычно представляют собой импульсы напряжения постоянного тока. Источником таких импульсов является генератор синхронизирующих импульсов (синхроимпульсов), который вырабатывает непрерывную последовательность импульсов, обычно прямоугольной формы. Блок управления можно рассматривать как преобразователь синхроимпульсов (СИ) в последовательность управляющих сигналов (УС), как это показано на рис.8.1. Кроме синхроимпульсов на блок управления поступают также код операции (КОп) и признаки (П).  Блок управления можно синтезировать как автомат с памятью по общей методике. В этом случае алгоритм формирования управляющих сигналов жестко связан со структурой автомата, т.е. с набором элементов и связями между ними. Если необходимо внести даже незначительные изменения в логику работы блока управления, то приходится изменять всю схему, т.е. заново синтезировать автомат. Для обеспечения возможности более простого изменения логики работы блоков управления иногда используют специальные структуры таких блоков. Вариант такой структуры представлен на рис. 8.2.  В состав блока управления входят распределитель импульсов и схема формирования управляющих сигналов. Распределитель импульсов предназначен для распределения синхроимпульсов в пространстве и времени. Из непрерывной последовательности синхроимпульсов распределитель формирует периодически повторяющуюся последовательность тактовых сигналов Тi . Каждый тактовый импульс выдается на отдельный выход распределителя и делит процесс работы блока управления на такты. Количество тактовых импульсов и последовательность их формирования являются фиксированными и не зависят ни от режима работы, ни от значения признаков. Особенностью схемы на рис.8.2 является то, что распределитель импульсов представляет собой типовую схему. Поэтому синтез распределителя импульсов сводится к простому выбору схемы с заданным количеством тактовых сигналов. Кроме того, при изменении логики работы блока управления обычно количество тактовых сигналов не изменяется, поэтому распределитель импульсов остается без изменений. Существует несколько вариантов схем распределителей импульсов. На рис.8.3 показан вариант распределителя импульсов, построенного на основе двухтактных RS-триггеров.  Этот распределитель импульсов представляет собой кольцевой сдвигающий регистр, в первый (левый) разряд которого записан символ 1. При поступлении каждого синхроимпульса происходит сдвиг информации в регистре на один разряд вправо. С выхода последнего триггера символ 1 заносится в первый триггер. Таким образом, в каждом такте на выходе одного из триггеров возникает сигнал 1, т.е. тактовый импульс. Количество тактовых импульсов равно разрядности регистра, т.е. количеству триггеров. В течение одного такта блок управления формирует один или несколько управляющих сигналов.Эти сигналы выдаются схемой формирования управляющих сигналов в зависимости от номера такта, режима работы (кода операции) и значения признаков. Схема формирования управляющих сигналов представляет собой комбинационную схему с несколькими выходами. Её можно рассматривать как совокупность отдельных схем, каждая из которых формирует один управляющий сигнал. Для синтеза этих схем необходимо знать условия, при которых в данном такте формируется определенный управляющий сигнал. Блоки управления с распределителями импульсов позволяют достаточно просто вносить изменения в логику формирования управляющих сигналов. Для этого обычно достаточно изменить одну или несколько схем формирования отдельных управляющих сигналов, не затрагивая остальных схем. Следует отметить, что блок управления с распределителем импульсов можно рассматривать как автомат с памятью, у которого отсутствует комбинационная схем формирования нового состояния (КС1). В этой схеме каждому состоянию автомата соответствует один элемент памяти, т.е. принято унарное кодирование состояний. Такой способ кодирования по сравнению с двоичным кодированием приводит к увеличению числа элементов памяти. 8.2. Порядок синтеза блоков управления с распределителями импульсов Алгоритм работы блоков управления с распределителями импульсов обычно задается при помощи микропрограмм. Синтез блоков управления с распределителями импульсов выполняется в указанном ниже порядке. На основе анализа микропрограммы определяется максимальное количество тактов, необходимое для реализации самой длинной ветви микропрограммы. Подбирается распределитель импульсов с необходимым количеством тактовых сигналов. Для каждого управляющего сигнала ставят условия его формирования (номер тактового сигнала и значения признаков), Эти условия записываются в виде логической функции. Производится выбор логических элементов. Выполняется преобразование логической функции для реализации её на выбранной системе элементов. Составляется комбинационная схема для формирования каждого управляющего сигнала. Полученные схемы объединяются в общую схему формирования управляющих сигналов. Схемы распределителя импульсов и формирования управляющих сигналов объединяются в общую схему блока управления. Проводится проверка работоспособности схемы П  оследовательность синтеза блоков управления рассмотрим на примере. Пусть алгоритм работы блока управления задан в виде микропрограммы рис.8.4.Микропрограмма на рис.8.4 задает алгоритм работы оперативной памяти (ОП). В соответствии с микропрограммой при поступлении сигнала обращения к ОП (сигнал "Обр") на регистр адреса (РА) поступает адрес ячейки, к которой выполняется обращение. Адрес ячейки расшифровывается при помощи дешифратора адреса ОП и тем самым находится нужная ячейка памяти. Далее анализируется вид обращения, который задается сигналом "Чт/Зп". Если этот сигнал равен 1, то выполняется чтение данных из ОП. При этом выполняется чтение данных из ячейки накопителя (Н) с заданным адресом и запись считанных данных в регистр данных (РД). После этого данные выдаются из РД на шину данных (ШД), по которой они могут поступать в другие устройства ЭВМ. Если этот сигнал "Чт/Зп" равен 0, то выполняется запись данных в ОП. При этом данные вначале записываются с шины данных в регистр данных, а затем из регистра данных они записываются в ячейку накопителя с заданным адресом. Для синтеза блока управления содержание выполняемых в ОП операций несущественно, важна только последовательность и условия формирования управляющих сигналов. Поэтому микропрограмма работы оперативной памяти может быть преобразована в схему алгоритма работы блока управления, которая показана на рс.8.5.      0 1 Рис.8.5. Начало (УС0) УС0 0 a=?  1 УС1 b=?    УС2 УС4 УС5УС3      На рис.8.5 символами УС1 – УС5 обозначены управляющие сигналы, выдаваемые блоком управления, а символами "a" и "b" – входные сигналы блока управления. Будем считать также, что перед обращением к памяти и после обращения блок управления выдает сигнал готовности, который обозначим символами УС0. Далее рассмотрим порядок синтеза блока управления. Определение максимального количества тактов, необходимого для реализации самой длинной ветви микропрограммы. При анализе схемы алгоритма можно установить, что в данной схеме всего две основных ветви, причем они имеют одинаковую длину. При этом для выполнения любой ветви необходимо 4 тактовых сигнала. Выбор распределителя импульсов. Распределитель импульсов должен формировать 4 тактовых сигнала, которые обозначим символами Т0, Т1, Т2 и Т3. Запись условий формирования управляющих сигналов.Управляющий сигнал УС0 должен формироваться в такте Т0 независимо от входных сигналов. Поэтому условие формирования сигнала УС0 имеет следующий вид: УС0 = Т0. Управляющий сигнал УС1 формируется в такте Т1 при условии, что произошло обращение к ОП, т.е. сигнал "a" равен 1: УС1 = Т1&a = aТ1. Сигнал УС2 формируется в такте Т2 при условии, что произошло обращение к ОП и задан режим чтения, т.е. сигнал "b" равен 1: УС2 = Т2&a&b = abT2. Сигнал УС3 формируется в такте Т3 при условии, что произошло обращение к ОП и задан режим чтения, т.е. сигнал "b" равен 1: УС3 = Т3&a&b = abT3. Сигнал УС4 формируется в такте Т3 при условии, что произошло обращение к ОП и задан режим записи, т.е. сигнал "b" равен 0: _ _ УС4 = Т2&a&b = abT2; _ _ Аналогично: УС5 = Т3&a&b = abT3. Выбор логических элементов. В качестве логических элементов используем элементы И-НЕ. Преобразование логических функций.  _ _ УС0 = Т0; УС1 = aT1; УС2 = abT2; УС3 = abT3; УС4 = abT2; УС5 = abT3. Составление схемы формирования управляющих сигналов. Схема формирования управляющих сигналов составляется в соответствии с логическими функциями. Объединив её с распределителем импульсов, получим схему блока управления, представленную на рис.8.6. Работа блоков управления часто описывается при помощи временных диаграмм, на которых показывается процесс формирования управляющих сигналов для различных значений входных сигналов. Для данного блока управления временные диаграммы его работы показаны на рис.8.7. На рис.8.7 показаны управляющие сигналы, которые формируются при отсутствии обращения к ОП (сигнал "Обр" равен 0), а также при обращении для чтения (сигнал "Чт/Зп" равен 1) и для записи (сигнал "Чт/Зп" равен 0).  Следует отметить, что при синтезе схемы блока управления принято, что значение сигнала обращения к памяти "Обр" анализируется в такте Т0 и затем фиксируется до конца цикла обращения. Если микропрограмма работы блока управления содержит циклы, то для формирования управляющих сигналов во время цикла создается вспомогательный (местный) блок управления. На время работы вспомогательного блока управления работа основного распределителя импульсов приостанавливается и продолжается после выполнения циклической части микропрограммы.  Если синтез блока управления провести по общей методике как автомат Мили с использованием D-триггеров и логических элементов И-НЕ, то можно получить схему, представленную на рис.8.8. Сложность комбинационной части схемы составляет 36 элементо-входов. Если учесть, что синхронный двухтактный D-триггер имеет сложность не менее 4 элементо-входов, общая сложность блока управления на рис. 8.8 составит 44 элементо-входа.  Комбинационная схема блока управления с распределителем импульсов (рис.8.6) имеет сложность 24 элементо-входа. С учетом сложности 7 триггеров общая сложность этого блока управления составит 52 элементо-входа. Таким образом, блок управления с распределителем импульсов имеет несколько большую сложность, чем блок управления, реализованный как автомат Мили. Контрольные вопросы От чего зависит последовательность сигналов на выходе блока управления? Что такое распределитель импульсов? Почему последовательность управляющих сигналов не всегда можно задать заранее? Как по микропрограмме определить количество выходов распределителя импульсов? К какому типу автоматов с памятью можно отнести блок управления с распределителем импульсов? Как записываются условия формирования управляющих сигналов? Как построить временную диаграмму работы блока управления? Что такое код операции? Какие сигналы являются входными для схемы формирования управляющих сигналов? Почему алгоритм работы блока управления называют микропрограммой?  |