Главная страница
Навигация по странице:

  • ОТЧЕТ ПО РАСЧЕТНО-ГРАФИЧЕСКОЙ РАБОТЕ

  • Реализация операции деления чисел в прямом коде с неподвижным сумматором, без восстановления остатка

  • Схема алгоритма

  • Операционное устройство

  • Схема устройства

  • Пример выполнения операции

    		•

    РГР Арифметические и логические основы информационных систем. РГР Арифм. и лог.. Отчет по расчетнографической работе по дисциплине Арифметические и логические основы вычислительных систем


    Скачать 241.22 Kb.
    НазваниеОтчет по расчетнографической работе по дисциплине Арифметические и логические основы вычислительных систем
    АнкорРГР Арифметические и логические основы информационных систем
    Дата04.12.2022
    Размер241.22 Kb.
    Формат файлаdocx
    Имя файлаРГР Арифм. и лог..docx
    ТипОтчет
    #826985

    Министерство науки и высшего образования РФ

    Федеральное государственное бюджетное образовательное учреждение высшего образования

    «ОМСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

    Кафедра «Информатика и вычислительная техника»




















    ОТЧЕТ ПО РАСЧЕТНО-ГРАФИЧЕСКОЙ РАБОТЕ



    по дисциплине:

    «Арифметические и логические основы вычислительных систем»



    На тему: «Разработка арифметико-логического устройства»












    Выполнил

    Студент гр. ИВТ-212

    ______________Плаксин К.С.



    Проверил

    доцент, к.н.

    ______________Червенчук И.В.





    Омск 2022



    Оглавление


    Введение 3

    Реализация операции деления чисел в прямом коде с неподвижным сумматором, без восстановления остатка 4

    Схема алгоритма 6

    Операционное устройство 7

    Схема устройства 8

    Пример выполнения операции 9

    Заключение 11



    Введение


    Основной задачей расчетно-графической работы является разработка операционного устройства на структурном уровне, выполняющего заданную арифметическую операцию.

    Арифметическое устройство (АУ) – одно из основных устройств электронной цифровой вычислительной машины (ЦВМ), в котором непосредственно выполняются арифметические и логические операции над числами.

    К арифметическим операциям относятся сложение, вычитание, умножение, деление и извлечение корня. Выполнение любой арифметической операции в АУ сводится к последовательному выполнению ряда элементарных операций.

    В расчетно-графической работе показана работа с системами счисления, двоичной арифметикой, арифметическими операциями над двоичными числами.

    В работе разобрана операция деления чисел в прямом коде с неподвижным сумматором, без восстановления остатка.

    Реализация операции деления чисел в прямом коде с неподвижным сумматором, без восстановления остатка


    Ввод исходных чисел происходит следующим образом: А делимое заносится в сумматор SM, а делитель заносится в регистр RM2.

    В счетчик CT загружается число разрядов числа без учета знакового – N-1.
    В триггер T заносится знак результата Зн[A] ⊕ Зн[B],

    где ⊕ – логическая операция «сложние по модулю два»;

    Зн(А) – знак А (первый разряд мантиссы mА);

    Зн(В) – знак В (первый разряд мантиссы mВ).

    Начинается цикл со счетчиком. Делается сдвиг регистра частного вправо, а регистра частного влево на один разряд и счетчик цикла уменьшается на единицу.

    Из сумматора вычитается делитель, если N-ая цифра RM1 равна единице, в противном случае производится сложение сумматора и содержимого регистра делителя.

    Проверяется знак сумматора, если он равен единице, то очередная цифра частного равна нулю. В противном случае следующая цифра частного равна единице.

    Цикл продолжается пока проверка счетчика на ноль, не даст положительный результат.

    По окончании указанных действий на RG1 должен находиться результат. Если производилась предварительная проверка и приведение к mА < mВ, результат получается нормализованным.

    Далее необходимо загрузить из триггера знак результата в первый разряд RG1[1] = T.

    После этого производится вывод результата.

    Схема алгоритма






    Рисунок 1 – Схема алгоритма

    Операционное устройство


    Обозначение
    Сокращенная

    запись
    Комментарий

    x1
    SM=0
    Проверка сумматора мантисс (делимого) на ноль

    x2
    RM2=0
    Проверка регистра делителя на ноль

    x3
    RP1[1]
    Знак порядка делимого

    x4
    RP2[1]
    Знак порядка делителя

    x5
    SP[1]
    Знак сумматора порядка

    x6
    SM[1]
    Знак сумматора мантисс

    x7
    CT=0
    Проверка счетчика на ноль

    x8
    SP[2…p]
    Проверка сумматора порядков на ноль (без учета знакового разряда)




    Обозначение
    Сокращенная

    запись
    Комментарий

    y1
    SM = mA, RP1 = pA
    Загрузка мантиссы и порядка А

    y2
    RM2 = mB, RP2 = pB
    Загрузка мантиссы и порядка В

    y3
    RM1 = 0, SP = 0
    Сброс RM1 и SP

    y4
    Деление на 0
    Вывод сигнала «Деление на 0»

    y5
    SP = RP1
    Загрузка сумматора SP из RP1

    y6
    SP = SP – RP2
    Вычитание SP и RP2, результат в SP (содержимое RP2 не меняется)

    y7
    SP = RP2
    Загрузка сумматора SP из RP2

    y8
    SP = SP – RP1
    Вычитание SP и RP1, результат в SP (содержимое RP1 не меняется)

    y9
    SP[1] = 1
    Установка знакового разряда SP

    y10
    RP2[1] = 0
    Сброс знакового разряда RP2

    y11
    SP = SP + RP2
    Сумма SP и RP2, результат в SP (содержимое RP2 не меняется)

    y12
    RP1[1] = 0
    Сброс знакового разряда RP1

    y13
    Переполнение –
    Вывод сигнала «Переполнение –»

    y14
    T = SM[1] ⊕ RM2[1]
    Получение знака результата и сохранение его в триггере

    y15
    SM[1] = 0, RM2[1] = 0
    Сброс знаковых разрядов SM и RM2

    y16
    SM = SM-RM2
    Вычитание SM и RМ2, результат в SМ

    y17
    SM→
    Сдвиг SM вправо

    y18
    SP = SP+1
    Увеличение SP на 1

    y19
    SP = SP-1
    Уменьшение SP на 1

    y20
    SP[1] = 0
    Сброс знакового разряда SP

    y21
    CT = n-1
    Загрузка счетчика (n-1 циклов)

    y22
    RM2→
    Сдвиг RM2 вправо

    y23
    SM = SM+RM1
    Сложение SM и RМ2, результат в SМ

    y24
    ci = SM[1], RM1←
    В RM1 задвигается очередной разряд частного ci

    y25
    RM1[1] = T
    Присвоение знака результата

    y26
    Вывод RM1, SP
    Вывод мантиссы и порядка результата

    y27
    Переполнение +
    Вывод сигнала «Переполнение +»



    Схема устройства




    Рисунок 2 – Структурная схема устройства деления чисел

    в прямом коде без восстановления остатка с неподвижным сумматором

    Пример выполнения операции



    mA = 0,11000101; N = 9; pA = 10010;
    mB = 0,11010111; – B = 1,00101001; pB = 01010;
    mA < mB T = 0 ⊕ 0 = 0
    SM = 0,11000101 | 000

    RM2 = 0,11010111 | 000


    CT = 8

    1
    = 0,01101011 | 100
    - = 1,10010100 | 100

    SM = 0,11000101 | 000

    SM = 0,01011001 | 100
    ← = 0,00000001

    CT = 7

    2
    = 0,00110101 | 110
    - = 1,11001010 | 010

    SM = 0,01011001 | 100

    SM = 0,00100011 | 110
    ← = 0,00000011

    CT = 6

    3
    = 0,00011010 | 111
    - = 1,11100101 | 001

    SM = 0,00100011 | 110

    SM = 0,00001000 | 111
    ← = 0,00000111

    CT = 5

    4
    = 0,00001101 | 011
    - = 1,11110010 | 101

    SM = 0,00001000 | 111

    SM = 1,11111011 | 100
    ← = 0,00001110

    CT = 4

    5
    = 0,00000110 | 101

    SM = 1,11111011 | 100

    SM = 0,00000010 | 001
    ← = 0,00011101

    CT = 3



    6
    = 0,00000011 | 010
    - = 1,11111100 | 110

    SM = 0,00000010 | 001

    SM = 1,11111110 | 111
    ← = 0,00111010

    CT = 2

    7
    = 0,00000001 | 101

    SM = 1,11111110 | 111

    SM = 0,00000000 | 100
    ← = 0,01110101

    CT = 1

    8
    = 0,00000000 | 110
    - = 1,11111111 | 010

    SM = 0,00000000 | 100

    SM = 1,11111111 | 110
    ← = 0, 11101010

    CT = 0




    SP = 10010-011010=1000




    Ответ: 0, 11101010; 1000.

    Заключение


    В ходе расчетно-графической работы были произведены арифметические операции над двоичными числами, в частности разобрана операция деления чисел в прямом коде с неподвижным сумматором, без восстановления остатка.

    написать администратору сайта