Преобразователь кодов. Анализ задачи Разработка структурной схемы
 Скачать 230.5 Kb.
|
|
Содержание
Введение Первый раздел пояснительной записки содержитисходные данные к проектированию, анализ поставленной задачи, определяется общий алгоритм работы устройства, а так же определяютя основные функции разрабатываемого устройства. Во втором разделе на оснований требований, определенных в первом разделе, разрабатывается структурная схема устройства преобразователя кодов. Произведено описание принципа работы схемы устройства. В третьего разделе разрабатывается функциональная схема преобразователя кодов на основании разработанной ранее структурной схемы. Разрабатываются временные диаграммы работы устройства. Четвертый раздел пояснительной записки посвящен выбору элементной базы устройства, а также в соответствии с разработанной ранее функциональной схемой, разрабатывается принципиальная схема преобразователя кодов. Анализ задачиЦелью данной курсовой работы является проектирование устройства преобразователя прямого двоичного шестнадцатиразрядного кода в дополнительный код. В современных вычислительных системах реализуются разные виды арифметических операций, таких как сложение, вычитание, умножение и деление. Все операции вычитания сводятся к операциям сложения, а операции деления, умножения сводятся к операциям сложения и сдвига промежуточных результатов влево или вправо в зависимости от выполняемого действия. Это становится возможным, если в операциях будут участвовать не сами числа, а их коды. Существует три вида представления чисел в ЭВМ: - прямой код; - обратный код; - дополнительный код. Прямой код числа кодирует только знаковую информацию и используется для хранения положительных и отрицательных чисел в ЭВМ. Прямой код двоичного числа совпадает по изображению с записью самого числа, но в знаковом разряде ставится 0, если число положительное и, 1 если число отрицательное. Обратный и дополнительный коды используются для выполнения всех арифметических операций через операцию сложения. Положительные числа в обратном и дополнительном коде совпадают с прямым кодом. Прямой код числа (кодируется только знаковая информация), «+»=0; «-» =1. Для прямого кода возможны два представления нуля, машинный положительный ноль, т.е. +0,110=0,110, машинный отрицательный ноль, т.е. -0,111=1,111. 2) Обратный код числа, используется для выполнения арифметических операций вычитания, умножения, деления, через сложение. Обратный код положительного числа совпадает с его прямым кодом, обратный код отрицательного числа формируется по правилам: в знаковом разряде записывается «1»; цифровые значения меняются на противоположные. 3) Дополнительный код числа, имеет такое же назначение, как и обратный код числа. Формируется по следующим правилам: положительные числа в дополнительном коде выглядят также, как и в обратном и в прямом коде, т.е. не изменяются. Отрицательные числа кодируются следующим образом: к обратному коду отрицательного числа (к младшему разряду) добавляется 1, по правилу двоичной арифметики. Для выполнения преобразования чисел из одного кода в другой логично использовать специальные устройства преобразователи кодов. Преобразователи кодов служат для перевода одной формы числа в другую. Их входные их выходные переменные однозначно связаны между собой. Эту связь можно задать таблицами переключений или логическими функциями. Наиболее распространенные виды преобразователей кодов это – шифратор (кодер) преобразует одиночный сигнал в n-разрядный двоичный код. Наибольшее применение он находит в устройствах ввода информации (пультах управления) для преобразования десятичных чисел в двоичную систему счисления.  Рисунок 1 – Условное графическое обозначение шифратора. Дешифратор (декодер) преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифраторы широко применяются в устройствах управления, в системах цифровой индикации с газоразрядными индикаторами, для построения распределителей импульсов по различным цепям.  Рисунок 2 – Условное графическое обозначение дешифратора. Так как по техническому заданию целью данной курсовой работы является проектирование устройства преобразователя прямого двоичного шестнадцатиразрядного кода в дополнительный код, то так же целесообразно использовать такой элемент как сумматор. Необходимо использовать сумматор с ускоренным переносом, который выполняет операцию сложения двух чисел в двоичном коде с учетом переноса из младшего разряда и выдает сумму этих чисел и перенос в старший разряд. Разработка структурной схемы. Расчет основных параметров устройства Структурная схема преобразователя кодов это – совокупность блоков устройства, выполняющих определенную функцию и обеспечивающих нормальную работу устройства. Структурная схема устройства преобразователя кодов представлена на рисунке 1.  Рисунок 1 – Схема структурная В структурную схему разрабатываемого устройства входят следующие узлы: 1. БВ – блок ввода кода. 2. БФО – блок формирования обратного кода. 3. БФД – блок формирования дополнительного кода. 4. БВ – блок вывода кода. Блок ввода необходим для ввода в устройство прямого шестнадцатиразрядного кода. Введенный шестнадцатиразрядный код передается на вход блока формирования обратного кода. Блок формирования обратного кода производит преобразование шестнадцатиразрядного прямого кода в обратный. Для этого на вход данного блока подается прямой код, а на выходе формируется обратный шестнадцатиразрядный код, который поступает на вход блока формирования дополнительного кода. Блок формирования дополнительного кода, приняв обратный код на вход, на выходе сформирует дополнительный шестнадцатиразрядный код. Сформированный код с блока формирования кода передастся на вход блока вывода. Блок вывода предназначен для вывода к внешнему устройству сформированного шестнадцатиразрядного дополнительного кода. Каждый блок структуры устройства выполняет свою функцию, таким образом устройство будет работать следующим образом. В исходном состоянии устройство работает в режиме ожидания ввода кода. Введя код с помощью блока ввода, он поступает на вход блока формирования обратного кода. Формирование обратного кода происходит по правилам преобразования кодов и на выходе формируется обратный код. Обратный код подается на вход блока формирования дополнительного кода, где происходит преобразование обратного кода в дополнительный по правилам преобразования кодов. Таким образом на выходе блока формирования дополнительного кода сформируется готовый дополнительный код исходного числа, который передастся в блок вывода для передачи преобразованного кода к внешнему устройству. Разработка функциональной схемы. Построение временных диаграмм работы схемы Разработка функциональной схемы осуществляется на основании разработанной ранее структурной схемы устройства преобразователя кодов. Проектирование функциональной схемы преобразователя кодов заключается в определении конкретных элементов функциональной схемы и определение функций, которые должен выполнять каждый элемент схемы. Преобразования исходного прямого двоичного кода в дополнительный устройство выполняет в два этапа в случае если на вход устройства подается отрицательное число. Если на вход устройства подается положительное число, то на выходе оно остается без изменений. Это определяется с помощью знакового разряда «Хзн.». Если на вход «Хзн.» подана «1», то число на входе отрицательное, а если – «0», то число положительное. Для отрицательных чисел на первом этапе исходный прямой двоичный код переводится в обратный. Для этого в схеме используются логические элементы «Исключающее ИЛИ». Таблица истинности элемента «Исключающее ИЛИ» представлена в таблице 1. Таблица 1 – Элемент «Исключающее ИЛИ»
Входной прямой шестнадцатиразрядный код подается на шестнадцать логических элементов «Исключающее ИЛИ» и на выходе получается обратный шестнадцатеричный код. Второй этап преобразования – это преобразование обратного кода в дополнительный. Для этого в схеме преобразователя кодов используется четыре четырехразрядных сумматора соединенных каскадом для увеличения разрядности. В соответствии с правилами преобразования кодов, для преобразования в дополнительный код необходимо к младшему разряду исходного числа в обратном коде прибавить «1». Для этого обратный шестнадцатеричный код подается по четыре разряда на каждый вход «А» сумматоров в качестве первого операнда. В качестве второго операнда «Хзн.» подается на вход первого разряда входов «Б» сумматора. На остальные разряды входов «Б» постоянно подается логический «0». Таким образом, к поступившему на вход сумматоров обратному коду будет прибавляться «1» и на выходе получится дополнительный код исходного числа. Получившийся дополнительный шестнадцатиразрядное число передается через разъем к внешнему устройству. Функциональная схема преобразователя кодов представлена в приложении А. Для построения временных диаграмм работы схемы в качестве примера выбрано число в десятеричной системе счисления «-36». Так как на вход устройства подается шестнадцатиразрядное число плюс знаковый разряд, то число имеет вид в двоичной системе счисления «0000000000100100» плюс «1» в знаковом разряде. На выходе переполнения «Р» устанавливается логический «0». В первом такте работы схемы производится преобразование прямого кода числа «0000000000100100» в обратный. Для этого все разряды инвертируются на противоположенное значение, то есть «0» на «1», а «1» на «0». Таким образом получится обратный «1111111111011011» код исходного числа. Далее во втором такте работы схемы производится преобразование обратного кого в дополнительный. Это производится путем прибавления «1» к младшему разряду числа в обратном коде. В результате на выходе схемы получится дополнительный код «1111111111011100» исходного числа. В знаковом разряде останется «1», выход переполнения «Р» не изменится Временные диаграммы работы схемы представлены в приложении В. 4 Выбор элементной базы. Разработка принципиальной схемы устройства. Расчет временных параметров Разработка принципиальной схемы начинается с выбора серии микросхем, реализующих логику работы преобразователя кодов. Спецификация компонентов и принципиальная электрическая схема представлены в приложении Б. В принципиальной схеме для построения устройства используются микросхемы серии К555. Микросхемы серии К555 представляют собой цифровые маломощные схемы, выполненные по биполярной технологии на основе транзисторно-транзисторной логики с диодами Шоттки (ТТЛШ). Микросхемы полностью совместимы с интегральными схемами серий К133, К155, КМ155 по логическим уровням, напряжению питания, помехоустойчивости и при одинаковом быстродействии потребляют в пять раз меньшую мощность от источника питания на один базовый элемент. Микросхемы серии К555 выполнены в пластмассовых и стеклокерамических корпусах с двухрядным расположением выводов (типа DIP). Для построения узла формирования обратного кода выбраны четыре микросхемы К555ЛП5. Микросхема К555ЛП5 представляют собой четыре двухвходовых элемента Исключающее ИЛИ. Микросхема К555ЛП5 выполняет функцию неравнозначности, то есть, сигнал на выходе принимает состояние высокого уровня при несовпадении сигналов на входах, является сумматором по модулю два. Так как входная величина равна сумме двух входных одноразрядных величин с основанием два. Напряжение питания 0В подается на вывод семь, + 5В на вывод 14. Узел формирования обратного кода строится на четырех микросхемах К555ЛП5. Взято четыре микросхемы, потому что разрядность входного числа равна шестнадцать. Еще одна микросхема К555ЛП5 используется для подключения знакового разряда и выхода переполнения для того чтобы в случае переполнения разрядов, на выходе схемы сформировалось верное значение числа в дополнительном коде. Для построения узла формирования дополнительного кода выбраны четыре микросхемы К555ИМ6. Микросхема К555ИМ6 - четырехразрядный полный двоичный сумматор с ускоренным переносом, выполняет операцию сложения двух четырехразрядных чисел в двоичном коде с учетом переноса из младшего разряда и выдает сумму этих чисел и перенос в старший разряд. Напряжение питания 0В подается на вывод 8, плюс 5В на вывод 16. Узел формирования дополнительного кода строится на четырех микросхемах К555ИМ6, соединенных последовательно для наращивания разрядности шестнадцать. Устройство работает следующим образом: Работа устройства начинается с подачи напряжения питания. С разъема ХР1 на один из входов логических элементов микросхем DD1, DD2, DD3, DD4 подается шестнадцатиразрядное число, на второй вход логических элементов Исключающее ИЛИ подается знак числа. В знаковый разряд подается знак числа, если положительное, то «0», если отрицательное, то «1». Микросхемы DD1, DD2, DD3, DD4 работают как инверторы, если число отрицательное («1» в знаковом разряде), либо как повторитель если число положительное («0» в знаковом разряде). На выходах микросхем DD1,DD2, DD3, DD4 формируется обратный шестнадцатиразрядный код числа. Далее на вход «В0» микросхемы DD5 подается единица для получения дополнительного кода числа, если число отрицательное. Так как входы остальные входы «B» микросхем DD5, DD6, DD7, DD8 не используются, то на них подается низкий уровень. На входы «А» микросхем DD5, DD6, DD7, DD8 подается обратный код шестнадцатиразрядного числа. На выходах микросхем DD5, DD6, DD7, DD8 формируется дополнительный шестнадцатиразрядного код числа, который передается к внешнему устройству через разъем ХР2. Заключение В результате выполнения курсовой работы разработана электрическая принципиальная схема преобразователя шестнадцатиразрядного прямого кода в дополнительный. Преобразование кодов осуществляется по всем правилам преобразования, то есть сначала исходный код инвертируется, затем прибавляется единица к младшему разряду. Схема реализована на девяти микросхемах серии К555. Так же рассчитана общая мощность, потребляемая данным устройством, которая составляет 2,68 Вт. Такая низкая мощность обуславливается практическим отсутствием активных элементов, а также ТТЛШ технологией, на основе которой выполнены все микросхемы. Данное устройство можно применять в АЛУ для решения различных задач с кодами чисел и их преобразования. Список литературы Мальцев П.П. справочник цифровые интегральные микросхемы. М.: Радио и связь, 1990. - 239 с. Шило В.Л. Популярные цифровые микросхемы – Челябинск: "Металлургия", 1989. Угрюмов У. П. Цифровая схемотехника. – СПб.: БХВ–СПб, 2000. Конспект лекций по дисциплине «Основы схемотехники». |