Главная страница
Навигация по странице:

  • Синхронная шина

  • Тактовый сигнал шины Для хозяина шины t AM Данные t DM

  • Адрес и команда Адрес и команда

  • Интерфейсы и шины в вычислительной системе


    Скачать 0.6 Mb.
    НазваниеИнтерфейсы и шины в вычислительной системе
    Дата23.12.2021
    Размер0.6 Mb.
    Формат файлаppt
    Имя файла45165.ppt
    ТипДокументы
    #314808
    страница4 из 10
    1   2   3   4   5   6   7   8   9   10

    Синхронная шина


    Временная диаграмма операции пересылки
    по синхронной шине при вводе данных


    Тактовый
    сигнал шины


    Время


    t0 t1 t2


    Адрес и
    Команды


    Данные


    Цикл шины


    В случае синхронной шины все устройства получают синхронизирующую информацию по общей тактовой линии. На эту линию подаются тактовые импульсы со строго фиксированной частотой. Промежуток времени между последовательными тактовыми импульсами в простейшей синхронной шине составляет цикл шины, в течение которого выполняется одна операция пересылки данных.


    На этом и следующих рисунках на линиях адреса и данных показаны сигналы и низкого и высокого уровня. Это стандартный прием, обозначающий, что на одних из этих линий уровень сигнала низкий, а на других, наоборот, высокий и зависит от конкретных значений адреса и данных. Точки пересечения линий на рисунке соответствуют моментам изменения этих значений. Сигнальная линия в неопределенном, или высокоимпедансном, состоянии представлена промежуточным уровнем, находящимся посередине между высоким и низким.


    В момент времени t0 хозяин шины помещает на адресные линии адрес устройства и отсылает по управляющим линиям необходимую команду. В этой команде определяется операция ввода и, задается длина считываемого операнда. Информация передается по шине со скоростью, определяемой ее физическими и электрическими характеристиками. Длительность тактового импульса t1 - t0 должна быть больше максимального времени задержки на распространение сигнала между двумя соединенными с шиной устройствами и все устройства должны успеть декодировать адрес и управляющие сигналы, с тем чтобы адресуемое устройство могло ответить на команду в момент времени t1.


    В течение промежутка времени от t0 до t1 информация на шине ненадежна, поскольку состояние сигналов изменяется. В момент времени t1 адресуемое устройство помещает запрошенные входные данные на линии данных.
    В конце тактового цикла (t2) хозяин шины стробирует данные на линиях данных в свой входной буфер. Слово «стробировать» в используемом контексте означает снять значения с линий данных в указанный момент времени и сохранить их в буфере. Для того чтобы данные правильно загружались в любое устройство хранения они должны находиться на его входе в течение времени, достаточного для их сохранения. Поэтому период времени t2 – t1 должен быть больше максимального времени распространения сигнала по шине в сумме со временем установки входного буферного регистра хозяина шины.

    Синхронная шина


    Временная диаграмма для операции пересылки входных данных с учетом задержек на распространение сигнала


    Время


    Тактовый
    сигнал шины


    Для хозяина шины


    tAM


    Данные


    tDM


    Для подчиненного
    устройства


    tAS


    Данные


    tDS


    t0 t1 t2


    Адрес и команда


    Адрес и команда


    Каждый сигнал, за исключением тактового, показан здесь в двух вариантах. Поскольку на передачу сигнала от одного устройства к другому уходит некоторое время, разные устройства видят изменения этого сигнала в разные моменты. Одно представление соответствует тому, как данный сигнал видит хозяин шины, а другое – тому, как его видит подчиненное устройство. При этом предполагается, что изменения тактового сигнала все подключенные к шине устройства замечают одновременно


    Поскольку пересылка данных выполняется за один такт, период t2 - t0 должен выбираться таким образом, чтобы вместить и наиболее долгие задержки на шине, и задержки самого медленного интерфейса устройств. В результате все устройства будут работать со скоростью самого медленного из них. Кроме того, у процессора нет возможности определить, какое из адресуемых устройств на самом деле ответило на запрос. Он предполагает, что в момент времени t2 выходные данные получены устройством ввода-вывода или что входные данные имеются на линиях данных. Если же по какой-либо причине устройство не ответит, процессор даже не обнаружит ошибку.

    1   2   3   4   5   6   7   8   9   10


    написать администратору сайта