КОС оп.02 ААС. КОС ОП.02 ААС. Контрольнооценочных средств по учебной дисциплине

• Название: Контрольнооценочных средств по учебной дисциплине
• Анкор: КОС оп.02 ААС
• Дата: 13.02.2023
• Размер: 99.5 Kb.
• Имя файла: КОС ОП.02 ААС.doc
• Тип: Документы; #934120

КОМПЛЕКТ

КОНТРОЛЬНО-ОЦЕНОЧНЫХ СРЕДСТВ

ПО УЧЕБНОЙ ДИСЦИПЛИНЕ

ОП.02 АРХИТЕКТУРА АППАРАТНЫХ СРЕДСТВ
для студентов специальности

09.02.07 Информационные системы и программирование, квалификация

КОНТРОЛЬНО-ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ДЛЯ ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ ПО УЧЕБНОЙ ДИСЦИПЛИНЕ

Вопросы для промежуточной аттестации (экзамен)

1. 
   Система команд МП: логические команды.
   
2. 
   Система команд МП: команды переходов.
   
3. 
   Классификация АЛУ.
   
4. 
   Принстонская архитектура (схема, описание, достоинства и недостатки.)
   
5. 
   Структура асинхронного АЛУ (схема, описание).
   
6. 
   Структура универсальных и функциональных АЛУ (схема, описание).
   
7. 
   Характеристики процесса прерывания.
   
8. 
   КЭШ – память.
   
9. 
   Шины МП и их назначение.
   
10. 
    Память микропроцессорной системы: структура модуля памяти.
    
11. 
    Запоминающее устройство, устройство памяти (определение). Характеристики ЗУ.
    
12. 
    Микропроцессор, команда, система команд, программа (определение).
    
13. 
    Процессор: функции (6 функций), схема подключения.
    
14. 
    Внутренняя структура процессора (схема, описание).
    
15. 
    Типы микропроцессорных систем: микроконтроллеры.
    
16. 
    Прямой доступ к памяти (ПДП). Обмен в режиме ПДП.
    
17. 
    Гарвардская архитектура (схема, описание, достоинства и недостатки).
    
18. 
    Система команд МП: арифметические команды.
    
19. 
    Способы организации памяти: адресная память.
    
20. 
    Контроллер ПДП (схема, описание).
    
21. 
    Типы микропроцессорных систем: контроллеры.
    
22. 
    Классификация памяти.
    
23. 
    Типы микропроцессорных систем: микрокомпьютеры.
    
24. 
    Типы микропроцессорных систем: компьютеры.
    
25. 
    Рабочий цикл процессора.
    
26. 
    Система команд: команды пересылки данных.
    
27. 
    Способы организации памяти: ассоциативная память.
    
28. 
    Архитектура (структура) микропроцессора. Назначение основных узлов.
    
29. 
    Способы организации памяти: стековая память.
    
30. 
    Микропроцессорные системы на основе микроконтроллеров.
    
31. 
    Основные этапы разработки МПС на основе микроконтроллеров.
    
32. 
    Методы и средства отладки программных и аппаратных средств (введение).
    
33. 
    Средства отладки и диагностирования: программные симуляторы.
    
34. 
    Средства отладки и диагностирования: мониторы отладки.
    
35. 
    Средства отладки и диагностирования: эмуляторы ПЗУ.
    
36. 
    Типы вычислительных систем.
    
37. 
    Архитектуры ВС.
    

Практическое задание:

1. 
   Объяснить принцип работы однотактного и двухтактового асинхронного RS-триггера (схема, таблица переходов).
   
2. 
   Объяснить принцип работы однотактного синхронного RS-триггера (схема, таблица переходов).
   
3. 
   Объяснить принцип работы однотактного синхронного JK-триггера (схема, таблица переходов).
   
4. 
   Объяснить принцип работы однотактного синхронного D-триггера (схема, таблица переходов).
   
5. 
   Объяснить принцип работы однотактного синхронного T-триггера (схема, таблица переходов).
   
6. 
   Объяснить принцип работы 4-х разрядного регистра хранения (схема).
   
7. 
   Построить матричный дешифратор на 2 входа (таблица, СКНФ, схема).
   
8. 
   Построить мультиплексор на 2 адресных входа (таблица истинности, СКНФ, схема).
   
9. 
   Объяснить принцип работы одноразрядного компаратора (таблица, схема).
   
10. 
    Построить шифратор на 4 входа (таблица, формулы, схема).
    
11. 
    Объяснить принцип работы преобразователя прямого кода в обратный (таблица, схема).
    
12. 
    Построить полный сумматор на двух полусумматорах (таблица, схема).
    
13. 
    Объяснить принцип работы суммирующих счетчиков по заднему фронту входного сигнала (схема, таблица, диаграмма).
    
14. 
    Построить мультиплексор на 3 адресных входа (таблица истинности, формулы, схема).
    
15. 
    Объяснить принцип работы сдвигающего регистра, построенного на D-триггерах (схема, диаграмма).
    
16. 
    Построить матричный дешифратор на 3 входа (таблица истинности, СКНФ, схема).
    
17. 
    Объяснить принцип работы одноразрядного полусумматора (таблица истинности, СДНФ, схема).
    
18. 
    Построить пересчетную схему с К=5.
    
19. 
    Объяснить принцип работы многоразрядного комбинационного последовательного сумматора (схема).
    
20. 
    Построить шифратор на 3 выхода (таблица истинности, формулы, схема).
    
21. 
    Объяснить принцип работы одноразрядного полного сумматора (таблица истинности, СДНФ, схема).
    
22. 
    Построить демультиплексор на 2 адресных входа (таблица истинности, формулы, схема).
    
23. 
    Построить полный сумматор на двух полусумматорах (таблица, схема).
    
24. 
    Объяснить принцип работы многоразрядного комбинационного параллельного сумматора с последовательным переносом (схема).
    
25. 
    Построить матричный дешифратор на 4 входа (таблица истинности, СКНФ, схема).
    
26. 
    Построить пересчетную схему с К=10.
    
27. 
    Объяснить принцип работы вычитающих счетчиков по заднему фронту входного сигнала (таблица переходов, схема, диаграмма).
    
28. 
    Построить демультиплексор на 3 адресных входа (таблица истинности, формулы, схема).
    
29. 
    Построить матричный дешифратор на 3 входа (таблица истинности, СКНФ, схема).
    
30. 
    Построить шифратор на 3 выхода (таблица истинности, формулы, схема).
    
31. 
    Объяснить принцип работы одноразрядного полусумматора (таблица истинности, СДНФ, схема).
    
32. 
    Построить шифратор на 4 выхода (таблица истинности, формулы, схема).
    

Время на выполнение: 60 минут

Шкала оценки образовательных достижений

Процент результативности (%)	Оценка уровня подготовки
	балл (отметка)	вербальный аналог
90 ÷ 100	5	отлично
70 ÷ 89	4	хорошо
50 ÷ 69	3	удовлетворительно
менее 50	2	неудовлетворительно