Главная страница
Навигация по странице:

  • Таблица 6. Доступ к каналам ввода/вывода и регистру управляющего слова

  • Таблица 7. Назначение выводов

  • Таблица 8. Формат управляющего слова для выбора режима работы

  • Таблица 9. Формат управляющего слова для двунаправленного режима.

  • Таблица 10. Оперирование битами

  • Поз. Обозн. Наименование Кол-во Примечание

  • МПС РГР АВТ-409 Журкин. Министерство образования и науки российской федерации новосибирский государственный технический университет


    Скачать 0.76 Mb.
    НазваниеМинистерство образования и науки российской федерации новосибирский государственный технический университет
    Дата23.05.2018
    Размер0.76 Mb.
    Формат файлаdocx
    Имя файлаМПС РГР АВТ-409 Журкин.docx
    ТипДокументы
    #44641
    страница6 из 6
    1   2   3   4   5   6

    12. Программируемый периферийный интерфейс I8255.


    Программируемый периферийный интерфейс I8255 представляет собой три канала ввода/вывода A, B и C по 8 бит каждый. Существует три режима работы микросхемы. В режиме 0 три упомянутых канала могут быть независимо друг от друга запрограммированы на ввод или вывод информации. Режим 1 позволяет передавать информацию по каналам A и B, используя отдельные биты канала C для управления обменом данными. В режиме 2 канал A приобретает свойство двунаправленной шины, управляемой опять же отдельными битами канала C. Кроме того, возможны установка и сброс отдельных битов канала C. Микросхема выпускается в 40-выводном DIP-корпусе.

    Основные особенности микросхемы:

    3 канала ввода/вывода, 8 бит каждый;

    3 режима работы (1 – статический ввод/вывод, 2 – тактируемый ввод/вывод, 3 – двунаправленный ввод/вывод);

    раздельное программирование каждого канала на ввод или вывод.



    Рис. 7

    13. Описание структуры и функционирование.


    Структурная схема программируемого периферийного адаптера представлена на рис. 1.



    Рис.8

    ППИ структурно разбит на две группы (A и B). Группа A включает в себя канал A и старшую тетраду канала C. Группа B состоит из канала B и младшей тетрады канала C. Доступ к каналам ввода/вывода и регистру управления осуществляется с помощью логики чтения-записи в соответствии с табл. 6.

    Таблица 6. Доступ к каналам ввода/вывода и регистру управляющего слова

    A1

    A0

    /RD

    /WR

    /CS

     

    0

    0

    0

    1

    0

    Шина данных <- канал A

    0

    1

    0

    1

    0

    Шина данных <- канал B

    1

    0

    0

    1

    0

    Шина данных <- канал C

    1

    1

    0

    1

    0

    Данные не определены

    0

    0

    1

    0

    0

    Шина данных -> канал A

    0

    1

    1

    0

    0

    Шина данных -> канал B

    1

    0

    1

    0

    0

    Шина данных -> канал C

    1

    1

    1

    0

    0

    Шина данных -> регистр управления

    X

    Х

    Х

    Х

    1

    Шина данных в высокоомном состоянии

    Назначение этих и остальных выводов микросхемы приведено в табл. 7.

    Таблица 7. Назначение выводов

    D0…D7

    Двунаправленная шина данных. Предназначена для передачи и приема данных процессором, а также передачи управляющих команд и слова состояния

    /CS

    Chip Select. Выбор микросхемы. Низкий уровень инициирует обмен между процессором и ППА

    /RD

    Read. Чтение. Низкий уровень на этом входе позволяет ППА передать данные или слово состояния процессору

    /WR

    Write. Запись. Низкий уровень на этом входе позволяет ППА принять данные или управляющую команду

    RESET

    Reset. Сброс. Высокий уровень на этом входе сбрасывает все внутренние регистры, включая регистры управления, переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода (только при /RD = 0 и /WR = 0)

    A0, A1

    Адресные входы. Выбор канала. Позволяют выбрать один из каналов (A, B, C) или регистры управляющего слова и состояния (в зависимости от сигналов на входах /RD и /WR, см. табл. 8)

    PA0…PA7

    Канал A

    PB0…PB7

    Канал B

    PC0…PC7

    Канал C

    Первоначальное включение или подача сигнала высокого уровня на вход сброс RESET микросхемы переключает все каналы (A, B, C) в режим 0, одновременно переводя их в режим ввода. Сброс выполняется только при условии /RD = 0 и /WR = 0.

    Режим работы и направление передачи для каждого канала задается с помощью записи управляющего слова в регистр управления в соответствии с табл. 8 или 9. Отметим возможность комбинирования режимов работы для разных каналов. К примеру, канал B может быть запрограммирован на вывод в режим 0 для управления различными выключателями и реле, в то время как канал A может быть запрограммирован в режим 1 для ввода с клавиатуры или перфоленты.

    Таблица 8. Формат управляющего слова для выбора режима работы

    D7

    D6

    D5

    D4

    D3

    D2

    D1

    D0

    Флаг управления
    1 = выбор режима

    Группа A

    Группа В

     

    Выбор режима:
    00 = режим 0
    01 = режим 1
    1х = режим 2

    Канал A:
    1 = ввод
    0 = вывод

    Старшая тетрада канала C:
    1 = ввод
    0 = вывод

    Выбор режима:
    0 = режим 0
    1 = режим 1

    Канал B:
    1 = ввод
    0 = вывод

    Младшая тетрада канала C:
    1 = ввод
    0 = вывод

    Таблица 9. Формат управляющего слова для двунаправленного режима.

    D7

    D6

    D5

    D4

    D3

    D2

    D1

    D0

    Флаг управления
    1 = выбор режима

    Выбор режима:
    1 = режим 2

    Произвольное состояние

    Выбор режима для канала B:
    0 = режим 0
    1 = режим 1

    Канал B:
    1=ввод
    0=вывод

    Биты 0..2 канала C:
    1 = ввод
    0 = вывод

    Каждый из восьми битов канала C может быть независимо от других установлен или сброшен с помощью специальной команды вывода, посылаемой в регистр управления. Это свойство канала C облегчает программирование в случае, когда биты канала C используется для управления передачей данных по каналам A или B. Формат команды приведен в табл. 10.

    Работа микросхемы в режиме 1 или 2 характеризуется наличием управляющих сигналов, которые могут вызывать прерывание работы процессора I8086.

    Команда установки или сброса соответствующего бита канала C позволяет запретить или разрешить выдачу требуемого прерывания.

    Таблица 10. Оперирование битами

    D7

    D6

    D5

    D4

    D3

    D2

    D1

    D0

    Флаг управления
    0 = оперирование битами

    Произвольное состояние

    Выбор бита:
    0 0 0 = 0 бит
    0 0 1 = 1 бит
    0 1 0 = 2 бит
    0 1 1 = 3 бит
    1 0 0 = 4 бит
    1 0 1 = 5 бит
    1 1 0 = 6 бит
    1 1 1 = 7 бит

    1 = установить бит
    0 = снять бит



    14. Выводы.


    В ходе выполнения работы была просмотрена и изучена документация на зарубежные микросхемы I8086,I8251, I8255. Были закреплены знания полученные из лекционного курса данного предмета.

    Приложение 1. Структурная схема МПС




    Рис. 9. Структурная схема МПС


    Приложение 2. Функциональная схема МПС




    Рис. 10. Функциональная схема МПС – часть 1



    Рис. 11. Функциональная схема МПС – часть 2



    Рис. 12. Функциональная схема МПС – часть 3



    Рис. 13. Функциональная схема МПС. Периферийные устройства

    Приложение 3. Спецификация




    Поз. Обозн.

    Наименование

    Кол-во

    Примечание




    Микросхемы







    DD1

    1810ГФ84

    1




    DD2

    1810ВМ86







    DD5

    580BA86







    DD6

    1821ВВ51







    DD5

    580BB55







    DD7

    580BH59






















    Семисегментный индикатор










    A/C-311e






















    Кварцевый резонатор







    Х1

    HC-49/U – 6МГц

    1



















    Конденсатор







    С1-С3

    КСО – 10В – 7нФ

    3



















    Кнопки

    32



    1   2   3   4   5   6


    написать администратору сайта