Лабораторные. Общие сведения из теории
 Скачать 1.85 Mb.
|
|
многоразрядные сумматоры. Полусумматорами называются устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса. В таблице 3 приведена таблица истинности полусумматора. 55 Составим соответствующие логические уравнения для построения схемы полусумматора Графическая схема полусумматора с использованием базовых логических элементов, реализующая полученные логические уравнения, приведена на рисунке а. УГО полусумматора показано на рисунке б. Графическая схема полусумматора с использованием логических элементов ИСКЛЮЧАЮЩЕЕ-ИЛИ, приведена на рисунке 8. Схема сумматора может быть реализована на двух полусумматорах, соединенных как указано на схеме рисунке 9. 56 В зависимости от характера ввода-вывода кодов и организации переносов многоразрядные сумматоры бывают последовательного и параллельного принципа действия. В последовательном сумматоре сложение кодов осуществляется, поразрядно начиная с младшего разряда с помощью комбинационного сумматора натри входа. Образующийся в данном разряде перенос Р задерживается на время tэд и поступает на вход Pj сумматора в момент поступления следующего разряда слагаемых. Таким образом, последовательно разряд за разрядом производиться сложение кодов чисел. Схема последовательного сумматора приведена на рисунке 10. Достоинством последовательного сумматора является простота аппаратурной реализации, а недостатком – достаточно большое время суммирования. В параллельном сумматоре достигается более высокое быстродействие. Суммируемые коды поступают на входы сумматора одновременно по всем разрядам. Для этого в каждом разряде используется комбинационный сумматор натри входа, на выходах которого образуются значения суммы Sj данного разряда и переноса Pj+1 в старший разряд. В процессе распространения сигнала переноса устанавливается окончательное значение суммы в каждом разряде. Очевидно, что в течение этого времени на входах сумматора присутствуют сигналы Xi, Yi, соответствующие суммируемым кодам. Максимальное повремени суммирование получается в том случае, когда перенос, возникший в первом разряде, распространяется по всем разрядом (например, при сложении кодов 11..11 и 00..01). В параллельном сумматоре обычно применяются различные способы ускорения переноса (параллельный перенос, групповой и т. п) 57 Расчетная часть 1. Перевести десятичное число, равное вашему номеру в журнале плюс десять, в следующие системы счисления двоичную, восьмеричную, шестнадцатеричную, двоично-десятичную с весами 8,4,2,1; 2,4,2,1; 4,2,2,1. 2. Разработать и начертить схему электрическую функциональную полного линейного дешифратора двоичного кода в десятичный натри входа с использованием базовых логических элементов. Нарисовать временные диаграммы его работы. 3. Разработать и начертить схему электрическую функциональную мультиплексора на восемь входов с использованием базовых логических элементов. Нарисовать временные диаграммы его работы. 4. Разработать и начертить схему электрическую функциональную трехразрядного сумматора с последовательным переносом с использованием полусумматоров. Нарисовать временные диаграммы его работы. Экспериментальная часть 1. Смоделировать линейный дешифратор, разработанный в п. 2 расчетной части, в среде Electronics Workbench. Пример моделирования графической схемы линейного дешифратора двоичного кода в десятичный код с двумя входами в программе Electronics Workbench приведен на рисунке 1. Для имитации работы спроектированной схемы подключить ее входы к генератору слов Word Generation, включив его в циклическом режиме Sycle. 2. Получить временные диаграммы выходных сигналов дешифратора на экране логического анализатора Logic Analizer. Убедиться в правильной работе шифратора по состоянию логических пробников на ее выходах, заполнив таблицу истинности. 3. Собрать схему рисунок 2 и исследовать линейный дешифратор двоичного кода в десятичный натри входа в среде Electronics Workbench с использованием гибридной интегральной микросхемы (ГИС) 74138. Чтобы посмотреть назначение выводов микросхемы, щелкните по ней и выберите команду Help из контекстного меню. Установить генератор слов в пошаговом режиме Step. С помощью соответствующих ключей задать следующие состояния управляющих входов микросхемы G1=1, G2A=G2B=0. Убедиться в правильной работе шифратора по состоянию логических пробников на его выходах и составьте соответствующую таблицу истинности. 58 4. Смоделировать мультиплексор, разработанный в п. 1.3, в среде Electronics Workbench. Для имитации работы спроектированной схемы подключить ее адресные входы к генератору слов Word Generation, включив его в ручном режиме Step. Задать с помощью ключей управляющий код на шине данных D, соответствующий заданному преподавателем номеру варианта. 5. Получить временные диаграммы информационных, адресных и выходных сигналов мультиплексора на экране логического анализатора Logic Analizer. 6. Повторить п.п. 4-5, используя в качестве мультиплексора ГИС 74151. 7. Смоделировать трехразрядный сумматор, разработанный в п. 1.4, в среде Electronics Workbench. Пример моделирования графической схемы двухразрядный сумматор в программе Electronics Workbench приведен на рисунке 3. Поочередно подавая всевозможные комбинации входных сигналов с помощью соответствующих ключей, убедиться в правильной работе сумматора по состоянию логических пробников на его выходах и наблюдая за изменением показаний Decoded Seven-Segment Display (семисегментного индикатора с 59 двоично-десятичным дешифратором на входе, подключенного к его выходам. Составить соответствующую таблицу истинности. 8. Составить отчет о выполнении лабораторной работы. Включить в отчет результаты выполнения домашнего задания, разработанные и экспериментальные схемы и соответствующие им таблицы истинности, а такжедиаграммы входных и выходных сигналов для каждой из выполненных схем. 9. Сравнить диаграммы и таблицы истинности для разработанных теоретически и смоделированных в среде Electronics Workbench схем и сделать выводы. Контрольные вопросы 1. Каким образом осуществляется перевод числа из одной позиционной системы счисления в другую 2. Каким образом осуществляются арифметические операции в двоичной системе счисления. На каких логических элементах строятся схемы шифраторов 4. По какому принципу и на каких логических элементах строятся линейные дешифраторы. Как построить полусумматор на логических элементах 6. Как построить схему полного одноразрядного сумматора на базе схем полусумматоров. Как осуществляется сложение и вычитание многоразрядных чисел в сумматоре 8. Какие условные графические обозначения применяются для ГИС шифраторов, дешифраторов, мультиплексоров, демультиплексоров, полусумматоров и сумматоров |