Главная страница

силлабусс. Архитектура вычислительных систем З-О ВТ 121. Ответ a


Скачать 49.28 Kb.
НазваниеОтвет a
Анкорсиллабусс
Дата28.02.2023
Размер49.28 Kb.
Формат файлаdocx
Имя файлаАрхитектура вычислительных систем З-О ВТ 121.docx
ТипДокументы
#959998
страница4 из 4
1   2   3   4



3

Идеальное запоминающее устройство

7

*должно обладать бесконечно большой емкостью и иметь бесконечно малое время обращения

должно обладать бесконечно малой емкостью и иметь бесконечно малое время обращения

должно обладать бесконечно малой емкостью и иметь бесконечно большое время обращения

должно обладать бесконечно большой емкостью и иметь бесконечно большое время обращения

должно обладать бесконечно большой емкостью и быть статичным



3

Иерархическая структура памяти

7

позволяет экономически эффективно сочетать хранение больших объемов информации с быстрым доступом к информации в процессе ее обработки

благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя

используются в процессе работы процессора для хранения выполняемых программ, исходных данных, промежуточных и окончательных результатов

время доступа не зависит от места расположения участка памяти (например, ОЗУ)

производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ)



1

ЗУ разрабатываются таким образом, что каждое отдельное устройство содержит все основные компоненты:

7

*матрицу ячеек памяти, каждая из которых может хранить один бит, логические схемы адресации ячеек памяти, схемы чтения содержимого любой ячейки памяти, схемы записи в ячейки памяти, если используемое запоминающее устройство допускает запись в память

матрицу ячеек памяти, каждая из которых может хранить 8 бит, схемы записи в ячейки памяти, если используемое запоминающее устройство допускает запись в память

матрицу ячеек памяти, каждая из которых может хранить 16 бит, логические схемы адресации ячеек памяти, схемы чтения содержимого любой ячейки памяти, схемы записи в ячейки памяти, если используемое запоминающее устройство допускает запись в память

матрицу ячеек памяти, каждая из которых может хранить один бит, логические схемы адресации ячеек памяти, схемы чтения содержимого любой ячейки памяти

матрицу ячеек памяти, каждая из которых может хранить один бит, логические схемы адресации ячеек памяти, схемы записи в ячейки памяти, если используемое запоминающее устройство допускает запись в память



1

В простейшем случае матрица памяти имеет такую организацию. Другими словами, длина столбцов матрицы памяти совпадает с числом слов, а длина строки - с числом битов в слове. Для выборки слов используется дешифратор с взаимоисключающими выходными сигналами для каждого слова памяти. Для каждого входного адреса такой дешифратор выбирает одно и только одно слово в матрице памяти. Метод линейной выборки, отличаясь в принципе простотой, требует для большого числа слов большого дешифратора

7

*пословная организация с линейной выборкой

двухступенчатая дешифрация

одноразрядная организация

двухступенчатая с линейной выборкой

одноразрядная дешифрация



1

Такая организация матрицы памяти и логики выборки позволяет уменьшить размер дешифратора. В этом случае одна ступень матрицы памяти соответствует физическому слову, а другая - логическому слову. Физическое слово образуется битами, содержащимися в строке матрицы. Логическое слово включает те биты физического слова, которые выбираются и направляются на выход за одно обращение к памяти, дешифратор строк выбирает физическое слово, а дешифратор столбцов- одно логическое слово из выбранного физического слова

7

*двухступенчатая дешифрация

пословная организация с линейной выборкой

одноразрядная организация

двухступенчатая с линейной выборкой

одноразрядная дешифрация



1

Часто используется способ организации памяти, при котором число сегментов физического слова совпадает с числом битов. Другими словами, длина логического слова составляет 1 бит, характерны один выход, квадратная матрица памяти и равные по сложности дешифраторы строк и столбцов

7

*одноразрядная организация

пословная организация с линейной выборкой

двухступенчатая дешифрация

двухступенчатая с линейной выборкой

одноразрядная дешифрация
1   2   3   4


написать администратору сайта