курсовой. Курсовой_Сумматор. Рассмотрены также вопросы охраны труда и снижения воздействия на работающих вредных производственных факторов

• Название: Рассмотрены также вопросы охраны труда и снижения воздействия на работающих вредных производственных факторов
• Анкор: курсовой
• Дата: 26.02.2020
• Размер: 6.59 Mb.
• Имя файла: Курсовой_Сумматор.rtf
• Тип: Реферат; #109975
• страница: 2 из 3

1.2 Имс К155ИМ1

Корпус К155ИМ1 рис. 4 типа 201.14-1, масса не более 1 г.


Рисунок 4 - Корпус К155ИМ1



Рисунок 5 - Условное графическое обозначение
- вход инверсный слагаемого B3;

- вход инверсный слагаемого B4;

- вход переноса P1;

- выход инверсный переноса P2;

- выход суммы S;

- выход инверсной суммы S;

- общий;

- вход слагаемого A1;

- вход слагаемого A2;

- вход инверсный слагаемого A3;

- вход инверсный слагаемого A4;

- вход слагаемого B1;

- вход слагаемого B2;

- напряжение питания;

В таблице 1 приведены параметры ИМС К155ИМ1:
Таблица 1


Зарубежные аналогиN, SN7480J

сумматор одноразрядный неисправность микроклимат
1.3 Виды сумматоров
.3.1 Четвертьсумматор

Простейшим двоичным суммирующим элементом является четвертьсумматор. Происхождение названия этого элемента следует из того, что он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравнению с полным двоичным одноразрядным сумматором. Наиболее известны для данной схемы названия: элемент “сумма по модулю 2” и элемент “исключающее ИЛИ”. Схема изображённая на рисунке 6 имеет два входа а и b для двух слагаемых и один выход S для суммы. Работу её отражает таблица 2 истинности, а соответствующее уравнение имеет вид:
(1.1)

Таблица 2




Рисунок 6 - Схема четвертьсумматора

Данный элемент выпускается в виде интегральных схем типа ЛП5 (серии 133, 155, 530, 531, 533, 555, 1531, 1533); ЛП12 (555); ЛП107 (100, 500, 1500); ЛП2 (561, 564); ЛП14 (1561) и т. п.

Реализуем четвертьсумматор в базисах И-НЕ, ИЛИ-НЕ и с использованием только одного инвертора, для чего преобразуем уравнение (1.1):
(1.2)


(1.3)


(1.4)
Схемы, полученные по уравнениям (1.2)-(1.4), приведены на рисунке 7.


Рисунок 7 - Схемы логики
1.3.2 Полусумматор

Схема полусумматора на рисунке 8 имеет два входа a и b для двух слагаемых и два выхода: S - сумма, P - перенос. Обозначением полусумматора служат буквы HS (half sum - полусумма). Работу его отражает таблица 3 истинности, а соответствующие уравнения имеют вид:
(1.5)
Таблица 3




Рисунок 8 - Схема полусумматора
Из уравнений (1.5) следует, что для реализации полусумматора требуется один элемент “исключающее ИЛИ” и один двухвходовый вентиль “И” рисунок 8б.
.3.3 Полный одноразрядный двоичный сумматор

Схема полного одноразрядного сумматора изображённого на рисунке 9 имеет три входа: a, b - для двух слагаемых и p - для переноса из предыдущего (более младшего) разряда и два выхода: S - сумма, P - перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы SM. Работу его отражает таблица 4 истинности:
Таблица 4




Рисунок 9 - Схема полного одноразрядного сумматора
.4 Классификация сумматоров
В зависимости от системы исчисления различают:

· Двоичные;

· Двоично-десятичные (в общем случае двоично-кодированные);

· Десятичные;

· Прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

· Одноразрядные;

· Многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

· Четвертьсумматоры (элементы «сумма по модулю 2», «элементы», «исключающие ИЛИ»), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;

· Полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноименные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд);

· Полные одноразрядные двоичные сумматоры, характеризующиеся наличием трех входов, на которые подаются одноименные разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

· Последовательные, в которых обработка чисел ведется поочередно, разряд за разрядом на одном и том же суммирующем узле.

· Параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется свой суммирующий элемент.

· параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется свой суммирующий элемент.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (1-1)-го разряда. Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени - основная задача при построении параллельных сумматоров.

Для уменьшения времени распространения сигнала переноса применяют конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:

· с последовательным переносом;

· с параллельным переносом;

· с групповой структурой;

· со специальной организацией цепей переноса.

Среди сумматоров со специальной организацией цепей переноса можно указать:

· сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней;

· сумматоры с двухпроводной передачей сигналов переноса;

· сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза);

· асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

Сумматоры, которые имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых, называют синхронными.

По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:

· комбинационный, выполняющий микрооперацию "S = А плюс В", в котором результат выдаётся по мере его образования (это комбинационная схема в общепринятом смысле слова);

· сумматор с сохранением результата "S = А плюс В";

· накапливающий, выполняющий микрооперацию "S = S плюс В".

Последние две структуры строятся либо на счётных триггерах (сейчас практически не используются), либо по структуре "комбинационный сумматор - регистр хранения" (сейчас наиболее употребляемая схема).
.5 Важнейшие параметры сумматоров
Важнейшими параметрами сумматоров являются:

· разрядность;

· статические параметры: Ubx, Ubx, Iвх и так далее, то есть обычные параметры интегральных схем;

· динамические параметры. Сумматоры характеризуются четырьмя задержками распространения;

· от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;

· от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;

· от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;

· От подачи всех слагаемых до установления выходного переноса при постоянном уровне на входе слагаемых.

1.6 Характерные неисправности и пути их исправления
Характерные неисправности:

· Не проходят сигналы, т.е. сбоит один или несколько логических элементов ИЛИ, либо проводник между логическими элементами плохо соединен;

· Выходной сигнал не соответствует поступающим значениям;

· Не работает вся схема, на входящие сигналы не реагирует.

Пути исправления:

· В случае неисправности логических элементов необходимо их заменить, также, если неисправны проводники нужно исправить их соединение;

· Проверить проводники на наличие контакта с входом, проверить правильность соединений;

· Проверить питание микросхемы, проверить целостность проводников.

Все неисправности можно обнаружить при помощи мультиметра, поочерёдно проверяя входы и выходы логических элементов, и сравнивая показания прибора с теоретическими расчетами.

Глава 2. Технологическая часть
.1 Расчёт полного одноразрядного сумматора
Отметим два момента:

Первый: в таблице 3 и таблице 4 выходные сигналы P и S не случайно расположены именно в такой последовательности. Это подчеркивает, что PS рассматривается как двухразрядное двоичное число, например, 1 + 1 = 2₁₀ = 10₂ , то есть P = 1, а S = 0 или 1 + 1 + 1 = 3₁₀ = 11₂, то есть P = 1, а S = 1.

Второй: выходные сигналы P и S полного двоичного сумматора относятся к классу самодвойственных функций алгебры логики. Самодвойственными называют функции, инвертирующие своё значение при инвертировании всех переменных, от которых они зависят. Обратите внимание, что P и S для четвертьсумматора и полусумматора не являются самодвойственными функциями! Преимущества, вытекающие из этого свойства полного двоичного сумматора, будут рассмотрены при анализе возможностей ИС типа 155ИМ1.

Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме

имеют вид:



(2.1)
Уравнение для переноса может быть минимизировано:

= ab + ap + bp. (2.2)

При практическом проектировании сумматора уравнения (2.1) и (2.2) могут быть преобразованы к виду, удобному для реализации на заданных логических элементах с некоторыми ограничениями (по числу логических входов и др.) и удовлетворяющему предъявляемым к сумматору требованиям по быстродействию.

Например, преобразуем уравнения (2.1) следующим образом:
(2.3)
Из выражений (2.3) следует, что полный двоичный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ. Соответствующая схема приведена на рисунке 10.


Рисунок 10 - Схема полного двоичного сумматора
Из выражения (2.3) для S также следует: