Главная страница

Реализация ПУ. Реализация пропорционального регулятора. Реализация пропорционального регулятора Аналоговая реализация с операционными усилителями


Скачать 123.14 Kb.
НазваниеРеализация пропорционального регулятора Аналоговая реализация с операционными усилителями
АнкорРеализация ПУ
Дата26.12.2021
Размер123.14 Kb.
Формат файлаdocx
Имя файлаРеализация пропорционального регулятора.docx
ТипДокументы
#319188

Реализация пропорционального регулятора

  1. Аналоговая реализация с операционными усилителями





Представленная схема выдает напряжение, пропорциональное разнице между напряжениями в Vsetpoint и Vsensor..

Первый операционный усилитель представляет собой инвертирующий усилитель с единичным усилением, второй - инвертирующий суммирующий усилитель с коэффициентом усиления .

  1. Цифровая обработка сигналов (DSP – англ. digital signal processing)

Цифровые сигнальные процессоры принимают на вход предварительно оцифрованные физические сигналы, например, звук, видеоизображение, показания температуры, давления и положения, и производят над ними математические манипуляции. Внутренняя структура цифровых сигнальных процессоров специально разрабатывается таким образом, чтобы они могли очень быстро выполнять такие математические функции, как “сложение”, “вычитание”, “умножение” и “деление”.

Один из способов реализации:

  1. Определить значение lcmd

  2. Измерить lfb_adc

  3. Масштабировать сигнал обратной связи так, чтобы он использовал тот же диапазон, что и команда. Выход АЦП нужно масштабировать по уравнению: .

  4. Рассчитать error (error=lcmd-lfb)

  5. Рассчитать output (output=proportionalgain*error)

  6. Вывести сигнал с помощью АЦП или других средств



  1. Реализация Simulink



На рисунке представлена передаточная функция. Она является точным изображением схемы индуктивность-сопротивление, которая показана в «Аналоговой реализации».


На графике текущая команда отмечена желтым, ток индуктора – фиолетовым.

  1. Реализация FPGA

Принцип реализации FPGA такой же, как и у DSP. Но главным их различием является то, что DSP выполняется последовательно, а FPGA – параллельно.
Поэтому когда управляющее действие должно происходить с определенной скоростью, нужно установить временную задержку между этапами, как показано в нижеприведенной таблице.

Шаги 1 и 2 выполняются параллельно, так как не зависят друг от друга.


написать администратору сайта