Шифраторы и дешифраторы. Шифраторы и дешифраторы Шифратор
 Скачать 2.31 Mb.
|
|
Цифровые автоматы Шифраторы и дешифраторы1. ШифраторШифратор (кодер) - устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления.Принцип работы:
УГО: Таблица истинности Выходные переменные Схема 1 1 1 1 y1 y2 y3 y4 y5 y6 y7 y8 y9 x1 x2 x4 x8 y0 2. ДешифраторДешифратор (декодер) – устройство, осуществляющее обратное преобразование двоичных чисел в один управляемый сигнал, снимаемый с выхода.Принцип работы
УГО
Таблица истинности Выходные переменные y0 = x1 ∙ x2 y1 = x1 ∙ x2 y2 = x1 ∙ x2 y3 = x1 ∙ x2 Схема 1 1 x1 x2 & & & & y0 y1 y2 y3 Дешифратор с 16 выходами для дешифрирования всех возможных комбинаций четырехразрядного двоичного кода 8421 можно построить из двух дешифраторов с 10 выходами Реализация произвольной функции алгебры логики на дешифраторахФункция: Логические переменные подаются на адресные входы дешифратора: X0 на вход А0, X1 на вход А0, X2 на вход A2. Тогда первый минтерм (110) активизирует выход дешифратора №5, второй минтерм (101) - выход №3, третий (0101) – выход №2, четвертый (100) – выход №4, пятый (000) – выход №0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 Реализовать на трехвдоховых дешифраторах функцию y:Цифровые автоматы ТриггерыЛогические уровни элементов И-НЕ и ИЛИ-НЕТаблица истинности для И-НЕ и ИЛИ-НЕ Общие сведения Активный логический уровень – логический уровень, наличие которого на одном из входов элемента однозначно определяет логический уровень на его выходе независимо от уровней на других входах. Q – прямой выход Q – инверсный выход Т Состояние триггера определяется логическими уровнями на выходах Q и Q Для описания работы триггера используют таблицу состояний (переходов) Типы входов триггеров
По характеру реакции на входе триггеры делятся на два типаСинхронныехарактеризуется тем, что входные сигналы действуют на состояние триггера только при подаче синхронизирующего сигнала на управляющий вход САсинхронныехарактеризуется тем, что входные сигналы действуют на состояние триггера непосредственно с момента их подачи на входыАсинхронный RS-триггерЛогическая структура УГО Закон функционирования RS-триггера
Таблица состояний Переключение триггера из одного устойчивого состояния в другое происходит при подаче активного сигнала на вход. Триггер устанавливается в состояние «1», если S = 1. Если R = 0, остается в состоянии, когда на выходе Q0 = 1 Асинхронный RS-триггер с инверсными входамиЛогическая структура УГО Для того, чтобы были активными входные сигналы S и R, на входы подаются инверсии S и R. Тогда при S = 1 (или R = 1) полученная S = 0 (или R = 0) и на входе триггера будет действовать уровень лог.0 Активный уровень 0 Синхронные триггерыОтличие от асинхронного триггера:синхронизирующий (тактирующий) вход СНазначение синхронизирующего входа: разрешение приема сигналов с информационных входов в заданные временные интервалы Синхронные триггеры Со статическим управлением С динамическим управлением Реагируют на изменение сигналов на информационных входах, происходящие во время действия сигнала на синхронизирующем входе Прием сигналов с информационных входов происходит в течение малой длительности фронта сигнала на синхронизирующем входе
Логические структуры Закон функционирования Смена логических уровней допускается тогда, когда С = 0 и триггер не реагирует на смену логических уровней S и R.
Логические структуры Закон функционирования Таблица состояний
С = 1 При C = 1 триггер устанавливается в состояние, которое определяется лог. уровнем на входе D. При С = 0 – сохраняет ранее установленное состояние
Управление процессами в триггере осуществляется двумя фронтами сигнала на синхронизирующем входе:
Закон функционирования Таблица состояний Состояние Q, в которое устанавливается триггер, определяется не только логическим уровнем на информационных входах J и K, но и состоянием Q0, в котором ранее находился триггер. Логические структуры D-триггера Включение JK-триггера, при котором он выполняет функции D-триггера
Логическая структура Режимы Т-триггера
Таблица состояний Триггеры с динамическим управлением С прямым динамическим входом С инверсным динамическим входом Переключение триггера при положительном фронте сигнала Переключение триггера при отрицательном фронте сигнала Триггеры с динамическим управлением D-триггер JK-триггерЦифровые автоматы Мультиплексоры и демультиплексорыМультиплексорМультиплексор - это устройство, которое обеспечивает подключение к выходу одного из информационных входов, выбор которого производится кодом, поступающим на управляющий входУГО Информационные входы Адресные входы Стробирующий сигнал Принцип работы мультиплексора
nинф = 2nадр число информационных входов число адресных входов Таблица истинности
Функция на выходе: Принципиальная схема мультиплексораМультиплексорное дерево
Мультиплексорное дерево - мультиплексорное устройство с большим числом входов.Мультиплексоры 1 уровня Мультиплексор 2 уровня Схема мультиплексора на базе дешифратораДемультиплексорДемультиплексор - это устройство, которое обеспечивает подключение информационного входа к одному из выходов, выбор которого осуществляется кодом на управляющих входах.Информационный вход Адресные входы
Принцип работы
Схемы демультиплексораСтруктурная схема Схема на базе дешифратора Структура демультиплексораx1 = 1 x2 = 0 x3 = 0 x4 = 0 Демультиплексорное деревоДемультиплексор 1 уровня Демультиплексоры 2 уровня Реализация произвольной функции алгебры логики на мультиплексорах
Указать восьмиразрядное слово Х(X7-X0), которое надо подать на входы мультиплексора MUX 8-1 для реализации логической функции F(A,B,C) при заданном порядке подачи переменных A,B,C на адресные входы S2,S1,S0 Реализация произвольной ФАЛ, представленной таблицей истинности, на мультиплексорахК – определяет номера информационных входов; У – логическая функция Дi – логические величины, поступающие на i вход Пусть требуется на мультиплексоре 8:1 реализовать функцию четырех переменных, представленную в СНДФ: Цифровые автоматы КодопреобразователиПреобразователи кодов
Законы функционирования задаются с помощью соответствующей таблицыПример преобразования кода
Логические уравнения «Декодер-кодер»:
«Декодер-кодер»Таблица соответствия кодов Перемычка Микросхемы программируемой матричной логики (ПМЛ)Отличие от ПЛМ:
Достоинство:Цифровые автоматы Цифровые компараторыЦифровые компараторыКомпаратор – логическое устройство, предназначенное для сравнения двух сигналов.Компаратор показывает:
Принцип работыСвязь между сигналами на выходах и входах компаратора при сравнении двух одноразрядных чисел a и b
Схема цифрового одноразрядного компаратораСхема одноразрядного компаратораФункция Fa=b - «Равнозначность»Логический элемент «Равнозначность» Логический элемент «Неравнозначность» Проверка равенства разрядов Поразрядное сравнениеНа логических элементах «Равнозначность» На логических элементах «Неравнозначность» Соединение цифровых компараторов для наращивания их разрядностиАналоговый компараторСхема ГрафикиПримеры интегральных микросхем компараторов
Схема терморегулятора Регистры РегистрыОсновная функция – хранение одного многоразрядного числа.Регистр для хранения n-разрядного двоичного числа должен содержать n-триггеров.Дополнительные функции:
Типы регистровпараллельный последовательный Ввод числа осуществляется одновременно всеми разрядами, то есть в параллельной форме Ввод числа осуществляется путем последовательной во времени подачей цифр отдельных разрядов, то есть в последовательной форме Параллельный регистрТриггеры устанавливаются в состояния, определяемые поступающими на их входы цифрами разрядов числаРегистр на RS-триггерах
Сдвиговый регистр0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 Временные диаграммы C Q4 Q3 Q2 Q1 t t t t t Принцип работы:
Последовательный регистрЭто сдвиговый регистр, в который многоразрядное число вводится последовательно цифра за цифрой (начиная с цифры младшего разряда) через один из его крайних разрядов (обычно через старший).Временные диаграммы Счетчики Числа в счетчике представляются некоторыми комбинациями состояний триггеровПринцип работы:При поступлении на вход очередного уровня лог.1 в счетчике устанавливается новая комбинация состояний триггеров, соответствующая числу, на единицу большему предыдущего числа.Счетчики Схема счетчика Максимальное значение числа, до которого может вестись счет n - разрядность счётчика Таблица истинности двоичного счетчика Схема счетчика Максимальное значение числа, до которого может вестись счет n - разрядность счётчика Двухразрядный десятичный счетчик Таблица истинности двухразрядного десятичного счетчика Счетчики Суммирующие Вычитающие В процессе счета каждое очередное число в счетчике на единицу превышает предыдущее В процессе счета числа убывают Реверсивные Счетчики, которые допускают в процессе работы автоматическое переключение из режима суммирующего счетчика в режим вычитающего счетчика и наоборот Суммирующий двоичный счетчик Поступление на вход лог.1 вызывает увеличение на единицу хранимого в счетчике числа. Особенности
Временные диаграммы Принцип работы:
Вычитающий счетчик
Правило вычитания Вычитающий счетчик Таблица функционирования
Реверсивный счетчикДве цепи переносов: 1 – соответствует схеме суммирующего счетчика 2 – соответствует схеме вычитающего счетчика Десятичный счетчик
Основные параметры счетчиков
Пример: Асинхронный суммирующий двоичный трехразрядный счетчикВременные диаграммы Для построения вычитающего счетчика нужно соединить последовательно не прямые, а инверсные выходы триггеров. Таблица переходов суммирующего двоичного трехразрядного счетчикаПример: Десятичный счетчик импульсов Таблица переходов Делитель частоты – устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения импульсов, в некоторое число раз меньшую, чем частота импульсов входной последовательности. Отличие от счетчиков:
Делители частоты импульсной последовательности СхемаВременная диаграмма Делитель частоты с коэффициентом деления N = 2nСхема (N=5)На выходе каждого делителя частота следования импульсов вдвое ниже, чем на входе Временная диаграммаНа выходах триггеров всегда образуется последовательность импульсов с частотой в 5 раз большее низкой, чем частота на входе делителя. Таблица состояний Делитель частоты с коэффициентом деления N = 3Каскадные делители частотыВ тех случаях, когда коэффициент деления N не является простым числом и может быть представлен произведением вида :N = Nl . N2 . N3 . ... . Nk,схема делителя строится в виде каскадного соединения делителей, имеющих коэффициенты деления N1, N2, N3, ... , NkДелитель частоты с коэффициентом деления N=6Делитель частоты с коэффициентом деления N=9Делитель частоты с коэффициентом деления N=10Задания для самостоятельного решения
Сумматоры СумматорыСумматор - это логический операционный узел, выполняющий арифметическое сложение кодов двух чисел.Классификация 1. По системе кодирования: -Двоичные -Двоично-десятичные -Десятичные 2. По количеству одновременно обрабатываемых разрядов складываемых чисел: -Одноразрядные -Многоразрядные 3. По числу входов и выходов: -Четвертьсумматоры -Полусумматоры -Полные одноразрядные двоичные сумматоры Параметры сумматоровКлассификация 4. По способу выполнения операций: -Последовательные -Параллельные -Параллельно-последовательные 5. По способу организации суммирования: -Комбинационные -Накапливающие
ЧетвертьсумматорНазвания схемы:
УГО Эквивалентный элемент Таблица истинности
Уравнение Четвертьсумматор1) Базис И-НЕ Четвертьсумматор2) Базис ИЛИ-НЕ Четвертьсумматор3) С использованием только одного инвертора ПолусумматорПринцип действия: Определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. УГО Сумма Перенос Цифры разрядов слагаемых ПолусумматорТаблица истинности
Уравнения Схема Полный одноразрядный двоичный сумматор Используется для сложения более двух двоичных цифр. УГО Сумма Перенос в старший разряд Слагаемые Перенос из предыдущего (младшего) разряда
Полный одноразрядный двоичный сумматор Таблица истинности Уравнения Уравнение для переноса может быть минимизировано: Полный одноразрядный двоичный сумматор Схема полного двоичного сумматора, реализованная на двух полусумматорах Полный одноразрядный двоичный сумматор Пример сложения двух двоичных чисел: 1011 и 1110 Схемы полного сумматораНа многовходовых элементах На двухвходовых элементах Многоразрядные двоичные сумматорыПо способу ввода кодов слагаемых Последователь-ного действия Параллель-ного действия Принцип работы:1 тактовый импульс:
2 тактовый импульс:Сумматор параллельного действияПринцип работы:
Повышение быстродействия параллельных сумматоров
Устройства формирования переносов в параллельной формеБлок ускоренного переноса: – производится формирование переносов в параллельной форме, т.е. одновременно для всех разрядов. – Переносы из этого блока поступают во все разряды сумматора одновременно. Десятичные сумматоры. Сумматор для кода 8421Четырехразрядных двоичный сумматор Схема коррекции суммы Схема формирования переноса |