Сигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники (В.С. Сперанский, 2008). Сигнальные микропроцессоры и их применение в системах телекоммун. УМссэ дгбо Jdjcov p f f f
 Скачать 14.91 Mb.
|
|
70 Глава 6. Процессоры и микроконтроллеры фирмы Motorola Выборка Декодирование Выполнение t Период Машинный цикл — И И Время выполнения команды Ком Рис. 6.7. Циклы работы процессора На рис. 6.7. показаны циклы и время выполнения. Работа трехуровневого конвейера соответствует нормальной работе процессора. Контроллер декодирования команд (PDC) генерирует сигналы управления конвейером. Он включает логическую матрицу декодирования команд, генератор адреса команд в РМ, узел аппаратного цикла DO, узел обслуживания команды REP, Регистр кода условия для условных переходов, узел обслуживания прерываний и регистр, куда записывается разрядная команда. Контроллер программного прерывания PIC вырабатывает адреса команд прерываний и подтверждения прерывания, далее выполняется программа прерывания. Контроллер имеет четыре вывода IRQ A, IRQB, на которые поступают запросы от внешних аппаратных прерываний, NMI тоже при немаскируемых внешних прерываниях и вывод RESET , на который подается сигнал сброса. Имеется еще ряд команд Состояние ожидания - WAIT, Состояние остановок - STOP (самое низкое потребление, ГТИ - выключен. 71 Сигнальные микропроцессоры 6.4. Система команд процессоров DSP 56*** Основные виды адресации команд - прямая, косвенная, индексная и др [9]. Основные - 6 групп команд. 1. Команды пересылок MOVE - (пересылка содержимого управления регистра MOVC - (пересылка содержимого управления регистра MOVEM - пересылка LUA - загрузка регистров Rn ив Арифметические ADD - сложение ADDL со сдвигом влево, SUB вычитание ADS, SBS - сложение, вычитание с переносом ADDR - сложение операнда со сдвигом вправо SUBR - вычитание операнда со сдвигом вправо MPY - умножение MAC - умножение с накоплением MPYR- умножение с округлением ASR - арифметический сдвиг ASL - арифметический сдвиг со знаком СМР - установка бит (флажков TST - проверка аккумулятора на 0; NEG - отрицательный результат ABS - взятие модуля NORM - нормализация RND - округление CLR - очистка. 3. Логические команды AND, OR. EOR (с отрицанием LSL - логический сдвиг влево LSR - Логический сдвиг вправо 4. Команды обработки бит BCLR - проверка и обнуление бита BCHG - проверка и инверсия бит ; В SET - установка бит BTST - проверка бит. 5. Команды цикла DO, END, DO. 6. Управление. REP - повторить следующую команду JMP - безусловный переход JSP - обращение к подпрограмме 72 Глава 6. Процессоры и микроконтроллеры фирмы Motorola RTS - возврат из подпрограмм RTI — возврат из прерывания NOP - нет операции SWI - программное прерывание WAIT - ожидание прерывания STOP - останов RESET - сброс. 6.5. Микроконтроллеры, особенности и применение В системах телекоммуникаций микроконтроллеры выполняют функции коммутации, в частности, обеспечения протоколов связи, управления, например, мощностью передатчика базовой станции [10]. Существенна роль МК в устройствах бытовой электроники. Классификация микроконтроллеров По числу разрядов (рис. 6.8). По назначению а)общего назначения (универсальные б) для коммутации в) для бытовой электроники г) для автомобильной электроники д) для промышленной электроники е) для компьютерной техники. Характеристики и особенности микроконтроллеров МК обычно строятся по гарвардской архитектуре. Основные команды пересылка данных, передача управления (JMP, RTI), арифметические, логические, битовые и специальные команды, например, STOP. Число команд 30 - 65. Рис. 6.8. Разрядность МК 73 Сигнальные микропроцессоры Виды адресации 1. Регистровая адресация. Операнд записывается в регистр адреса или данных. 2. Косвенно - регистровая. Операнд находится в ячейке памяти. 3. Косвенная адресация с инкрементом. RGM = 1. 4. RGM = - 1 (косвенная адресация с декрементом. 5. Прямая адресация. Операнд в ячейке памяти, и адрес задается в команде. 6. Относительная адресация. Операнд находится в ячейке памяти, а адрес - равен числу находящихся в счетчике команд + команда смещения. Виды команд 1. Операции пересылки. 2. Арифметические. 3. Логические. 4. Операции сдвига. 5. Сравнение и тестирование. 6. Битовые операции. 7. Операции управления. Тактовые частоты 16 разрядных МК составляют 0-21 МГц, разрядных от 15 до 40 МГц и выше. Телекоммуникационный микроконтроллер Схема- микроконтроллера (МК 68300) показана на рис. 6.9. Данный МК содержит три устройства центральный процессор (CPU), коммутационный процессор (СРМ), и модуль системной интеграции (SIM). Наличие двух ядер обеспечивает эффективную передачу данных и обработку команд. СРМ содержит RISC ядро, управляющее обменом данных, каналы ПДП, двухпортовое ОЗУ, каналы последовательного обмена, включающее интерфейсы ( SPI, S C I ) и таймеры. Модуль системной интеграции обеспечивает связь с внешними устройствами, в том числе и через порт ПДП общего назначения и поддерживает ряд протоколов связи. В состав модуля SIM входят контроллер памяти, управляющий связью с внешней 7 4 Глава 6. Процессоры и микроконтроллеры фирмы Motorola СРМ Коммутационный RISC процессор Каналы ПДП Таймеры Двухпортовое ОЗУ Каналы последовательного обмена C P U Процессорное ядро S I M Контроллер памяти Защита системы Формирование тактовой частоты Периодеческий таймер АУП/ ЦАП Рис. 6.9. Телекоммуникационный микроконтроллер памятью, блок защиты от системных ошибок, таймер, осуществляющий прием и выдачу сигналов управления, и формирователь тактовых импульсов. Коммутационное устройство (СРМ) микроконтроллера показано ниже. Его основное назначение - поддержка различных протоколов передачи данных. Реализация конкретного протокола осуществляется программно RISC ядром. В ПЗУ содержатся программы, поддерживающие протоколы HDLC (управления каналом передачи данных, BISDN (управления широкополосной сетью с комплексными услугами, UART (Universal Asynchronous Receiver/ Transmit- ter - управления последовательными портами, преобразует поток байтов в асинхронный последовательный поток бит и обратно ) и др. Программы нестандартных протоколов могут записываться в ОЗУ Протоколы также производят синхронизацию по кадрам, пакетам, цифровую коммутацию сообщений (рис. 6.10). Три коммутационных контроллера (SCC) имеют каналы доступа к памяти как на прием, таки на передачу. При этом контроллер обеспечивает одновременную работу всех трех каналов. Кроме того, имеется блок сопряжения с физическим интерфейсом (SCPI). Помимо основных последовательных каналов МК содержит модуль последовательного обмена (SMC), поддерживающий межкри- стальный цифровой канала также синхронный последователь Сигнальные микропроцессоры Основной контроллер управления обеспечивает канал физического интерфейса Рис. 6.10. Контроллер управления ный интерфейс SCP передачи-приема данных. Последовательные каналы ПДП с временным разделением (STDMA) производят передачу данных, если необходимо между SCC и внешней памятью. Таким образом, RISC контроллер пересылает данные между последовательными каналами и внутренней или внешней памятью, выполняет инструкции от процессорного ядра МК и формирует запросы на прерывания. Применение коммутационных МК: цифровые АТС, базовые станции сотовой связи, модемы и терминалы. Программная модель процессорного ядра CPU Особенностью ядра является аккумуляторная архитектура, отсутствует быстрый умножитель, как показано на рис. 6.11. Все арифметически-логические операции выполняются над операндами, содержащимися в аккумуляторах (А, В, ЕМ) или в памяти, откуда вызываются с использованием индексных регистров IX, IY, IZ и дополнительных регистров ХК, YK, ZK. SP, PC - внутренняя память и счетчик команд. SK - указатель стека, РК - расширитель программного счетчика. CCR - регистр признаков (состояния) (С - признак переноса, Z - нулевой результат, N - знак) 76 Глава 6. Процессоры и микроконтроллеры фирмы Motorola D Л Дополнительные регистры А К К - Е Х К IX YK IY ZK IZ Е К Х К YK ZK SP PC CCR РК OVF А К КМ А К КМ Н I 3 регистра 16 р Рис. 6.11. Процессорное ядро МК I - признак прерывания. Н - перенос. Контрольные вопросы 1. Перечислите основные типы процессоров и телекоммуникационных микроконтроллеров фирмы Motorola. 2. Каковы основные особенности процессоров фирмы Motorola? 3. Что входит в состав периферии ЦСП DSP 56300? 4. Какова структура ядра процессора DSP 56300? 5. Поясните принцип действия формирователя адресов. 6. Поясните принцип действия устройства управления программой. 7. Поясните назначение хост порта DSP 56300. 8. Что входит в систему команд DSP 56300? 9. Какова классификация микропроцессоров 10. Что входит в ядро микроконтроллера М68НС16? 11. Что входит в состав коммутационного контроллера 12. Перечислите основные операции вычислителя процессора DSP5630. 13. Поясните назначение аккумуляторов. 14. Поясните смысл операции ограничения. 77 Глава. Цифровые процессоры фирмы. Классификация и особенности процессоров А, А Первый в мире ЦСП TMS320C10 разработан фирмой в 1982 г. [5]. Затем появился С, имевший вдвое большую производительность. За прошедшее время фирмой разработано несколько поколений процессоров, как с фиксированной, таки с плавающей точкой. На рис 7.1. представлены процессоры фирмы Texas Instruments. Последовательность вверху представляет процессоры с фиксированной точкой. Среди них следует выделить платформы С, С (р) и С (р, выпускаемые на современных технологиях. Процессоры платформы С содержат параллельные вычислители и, соответственно, длинную команду, обеспечивающие С фиксированной точкой С плавающей точкой Рис. 7.1. Процессоры фирмы Texas Instruments 78 Глава 7. Цифровые процессоры фирмы Texas Instruments огромную производительность. Внизу представлены 32 разрядные процессоры с плавающей точкой СЗО, его модификация СЗЗ и С, а также процессор С, имеющий туже архитектуру, что и процессоры Снос плавающей точкой. Особое место занимает процессор С (1997 г на одном кристалле имеется четыре ЦСП с фиксированной точкой и управляющий мастер-процессор с плавающей точкой, предназначенный для обработки изображений и мультимедиа. Области применения процессоров весьма разнообразны платформа С предназначена для управления, электронной почты, обработки речевых сигналов и локальных радиосетей. Платформа С служит для формирования и обработки сигналов телекоммуникационных систем подвижной, стационарной и др. К платформе С относятся процессоры Си С. С 55 имеет большую производительность за счет двух вычислителей, работающих параллельно. Фирмой Texas Instruments разработано несколько вариантов процессора ОМАР (Open Multimedia Application Platform) - составная (открытая) платформа для мультимедийных применений. На одном кристалле находится процессор С или Си сопроцессор ARM (Advance RISC Machines), с RISC архитектурой, предназначенный для обработки видео изображений (MPEG 4, JPEG, WIN- DOWS, Media Video) или для обработки аудио сигналов (MPEG 1, AAC, WMA, GSM речевой кодек) или для обработки речи (текст- речь, восстановление речи) и др. В 32 разрядных процессорах платформы С используется архитектура параллельных вычислений, а именно в ядре содержится 8 вычислителей, работающих одновременно. Это потребовало формирования длинного командного слова (Very long instruction) - 8 команд водном слове. За счет этого получена наибольшая производительность ЦСП. Высокопроизводительные процессоры С позволяют реализовать достаточно сложные алгоритмы ЦОС, например, используются на базовых станциях сотовой связи, для обработки видео изображений, в системах радиолокации и радионавигации. Выпускаются процессоры С как с фиксированной точкой - С, таки с плавающей -С по той же архитектуре, нос арифметикой с плавающей точкой. К процессорам с плавающей точкой также относятся 32 раз- Рядные процессоры СЗЗ и С. СЗЗ изготовлен по современной технологии и предназначен для широкой области применений 79 Сигнальные микропроцессоры фильтрации, спектрального анализа, систем радиодоступа, обработки речи и др. Транспьютероподобный процессор С предназначен для работы в распределенных вычислительных устройствах. Для этого в процессоре имеется 6 коммуникационных портов для связи с другими процессорами. 7.2. Процессоры платформы С Процессоры С это интегрированные ЦСП для систем управления, обработки речи и электронной почты. К ним относятся цифровые сигнальные контроллеры TMS320C24* и TMS32028*. Первый имеет производительность 40MIPS, второй - 150 MIPS. В них используется ступенчатый конвейер, предусмотрен режим малого потребления. Схема процессора С показана на рис. 7.2. В состав процессора, кроме ядра, входят три памяти данных, программа также Flach память. Контроллер С 16 разрядный, а С разрядный. Ядро С включает АЛУ, кольцевой сдвигатель, аппаратный стек, аккумулятор, блок регистров и эмулятор. Ядро С дополнено умножителем бит, тремя таймерами и портом контроля и загрузки. Оба контроллера в составе периферии содержат ана- лого-цифровой преобразователь, что связано с применением в системах управления. Остальные устройства периферии стандартные. Объемы памяти приведены в табл. 7.1. Таблица 7.1 Тип памяти Flash/ ROM RAM ROM С 64 Кбит 5 Кбит 512 бит С 256 Кбит 40 Кбит 8 Кбит В блоке управления С имеются 16 каналов с широтно- импульсной модуляцией, АТДП 12 разрядный с временем преобразования не. 7.3. Процессоры платформы С (С, С) Процессоры платформы С предназначены в основном для применения в системах телекоммуникаций Цифровая сотовая связь (стандарты GSM, IS-54, CDMA IS-95). 80 Глава 7. Цифровые процессоры фирмы Texas Instruments Рис. 7.2. Процессор TMS320C24* Радиотелефоны. Системы радиодоступа (DECT, СТ и др. Беспроводные локальные сети. Пейджинговая связь. Модемы радио и проводные (стандарты V32, ISDN). С учетом применения в связи в процессоре имеются два аккумулятора для одновременной обработки двух квадратурных сос- 81 Сигнальные микропроцессоры Рис. 7.3. Формирователь квадратур и ввод их в ЦСП тавляющих с выхода приемника, как показано на рис. 7.3 для момента времени t\. Сигнал с выхода УПЧ приемника поступает на квадратурный преобразователь, который выделяет низкочастотные косинусную и синусные составляющие (после фазового детектирования, фильтрации в ФНЧ). Далее после аналого-цифрового преобразования квадратуры вводятся через последовательные порты для обработки в процессор. Также аппаратно выполняется операция сравнения двух операндов и запоминания большего для ускорения выполнения декодирования по алгоритму Витерби. Таблица 7.2 Характеристики процессоров Процессор Производительность Тактовая частота Технология Память Питание С 50-150 MIPS, 30-160 MMACS 50-150 МГц 0,25 мкм RAM16Kxl6p. ROM р RAM I/O КВ С 140-800 MIPS, 140-800 MMACS 100-400 МГц 0,18 мкм DRAM16K SRAM160K ROM256*16 3,3 В, ядро 0,9 В Для реализации обработки сигналов по стандарту GSM С необходимы 12,5 MIPS, по стандарту IS-54 соответственно 12,8 MIPS, речевой кодек занимает 2,3 MIPS. Кроме этих устройств на С реализуются эхо-подавитель, многоканальные устройства подвижной связи и вокодеры. На рис. 7.4 представлена структурная схема процессора С. 82 Глава 7. Цифровые процессоры фирмы Texas Instruments D15-0 ОЗУ ПЗУ программ программ' данных данных JL Шины команд/данных I MAC АЛУ Умножитель 40-бнтньш сумматор Схема округления Устройство сдвига 40-б1ггное АЛУ Аппаратный ускоритель (Виттерби) Кодировщик экспоненты Аккумуляторы 40-б1ггный сдвпгатель 40-битный А 40-бптный В Адресное устройство 2 адресных устройства 8 вспомогательных регистров Схема эмуляции и управления О о о о о о о Последовательный порт с авто- буферизяцией Таймер Стандартный последовательный порт Хост-интерфейс Многоканальный порт с авто- буфернзацпеи Программируемый генератор циклов ожидания Умножитель тактовой частоты Рис. 7.4. Процессор TMS СВ состав ядра входят 40 разрядное АЛУ, два аккумулятора по 40 разрядов, сдвнгатель (16, 31), умножитель-сумматор, выполняющий операцию MAC за одну инструкцию. Производится умножение без знаковых операндов и 16x16 знаковых, а также округление и насыщение результатов. Имеется 4 основные шины (3 шины данных и 1 шина команд. Устройство управления программой включает 8 вспомогательных регистров и 2 генератора адресов, счетчик команд истек счетчика. Водном такте производятся операции с памятью с использованием 4 адресных шин РАВ, CAB, DAB, ЕАВ и 4: для передачи команд РВ, чтения данных СВ, DB и записи данных ЕВ. Кроме того, имеется двунаправленная шина для связи с периферией. Периферия процессора содержит 83 Сигнальные микропроцессоры Программируемый 16 разрядный таймер с 4 разрядным делителем тактовой частоты. Буферизированный последовательный порт со скоростью обмена Мбит/с, при этом прерывание вызывается при заполнении буфера и выключается при исчерпании буфера данных. Два последовательных порта стандартный и многоканальный буферизированный последовательный порт - скоростной порт. Имеет возможность записи данных через контроллер ПДП. TDM порт, осуществляющий обмен данными в режиме временного разделения. HOST порт-интерфейс для связи с управляющим контроллером. Параллельные порты ввода/вывода. Доступ происходит по командам ввода/вывода. PLL CLOCK GEN - генератор тактовых импульсов с коэффициентом умножения частоты от 0,25 до 16. Программируемый генератор задержек для увеличения длительности цикла обмена по шине до 7 циклов при обмене с медленными внешними устройствами. Процессор С, представленный на рис. 7.5, имеет переменную длину команды от 8 до 48 разрядов. В ядро (вычислитель) входят устройства команд IU, устройство контроля программы, вычислители адресов AU, устройство обработки данных (DU), содержащее два АЛУ и два умножителя, работающие параллельно, что обеспечивает высокую производительность. Однако сдвигатель один. В С также имеются статическая и динамические памяти RAM, память ROM и КЭШ-память команд, обеспечивающая максимальную скорость записи команд из внешней памяти, третий последовательный порт, дополнительное АЛУ для выполнения операций управления кодами. К периферии относятся также глобальный порт вход/выход GP I/O, контроллер DMA, связанный с интерфейсами управляющего ХОСТ порта и внешней памяти. Система шин С включает три шины чтения данных, две шины записи данных по 16 разрядов, шину выборки команд - 32 разряда, шесть разрядных шин адресов, шина периферии. Развитием платформы С являются процессоры ОМАР - Open Multimedia Application Platform (составная платформа для мультимедийных применений. Основой платформы являются про Глава 7. Цифровые процессоры фирмы Texas Instruments Рис. 7.5. Цифровой процессор TMS320C55* цессор С (С, процессор ARM (Advance RISC Machine). Процессор предназначен для использования в системах радиодоступа стандартов 802.11, Bluetooth, обработки речи (текст-речь, восстановление речи и др, обработка и контроль видео и изображений, обработка данных. Укрупненная схема процессора ОМАР 5910 показана на рис. 7.6. Кроме процессоров на кристалле расположены контроллер трафика, память SRAM, 16 канальный порт DMA, шифратор, универсальный порт UART, таймеры, один из которых сторожевой. Более подробные сведения о платформе находятся на сайте фирмы TI А, А. |