Учебное пособие по дисциплине АПЭВМ Курейчик КП, Минск 2006. Учебное пособие по дисциплине "апэвм" Минск 2006 содержание введение
 Скачать 4.42 Mb.
|
|
КУРЕЙЧИК К.П. УЧЕБНОЕ ПОСОБИЕ ПО ДИСЦИПЛИНЕ "АПЭВМ" Минск 2006 СОДЕРЖАНИЕ ВВЕДЕНИЕ .................................................................................................................4 ОБЩАЯ АРХИТЕКТУРА........................................................................................5 16-БИТНЫЕ ПРОЦЕССОРЫ .................................................................................9 ОБЩИЕ СВЕДЕНИЯ................................................................................................9 РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ..................................................................9 ИНДЕКСНЫЕ РЕГИСТРЫ....................................................................................10 СЕГМЕНТНЫЕ РЕГИСТРЫ .................................................................................10 СЧЕТЧИК КОМАНД..............................................................................................10 РЕГИСТР ФЛАГОВ................................................................................................11 32-БИТНЫЕ ПРОЦЕССОРЫ ...............................................................................12 ОБЩИЕ СВЕДЕНИЯ..............................................................................................12 ФИЗИЧЕСКАЯ СТРУКТУРА ...............................................................................13 РЕГИСТРЫ..............................................................................................................13 РЕАЛЬНЫЙ РЕЖИМ.............................................................................................17 ОБЩИЕ СВЕДЕНИЯ..............................................................................................17 РАБОТА С АДРЕСАМИ........................................................................................17 ОБРАБОТКА ПРЕРЫВАНИЙ ..............................................................................18 ЗАЩИЩЕННЫЙ РЕЖИМ....................................................................................19 ОБЩИЕ СВЕДЕНИЯ..............................................................................................19 ОБРАБОТКА ПРЕРЫВАНИЙ ..............................................................................19 РАБОТА С АДРЕСАМИ........................................................................................20 ПОРТЫ ......................................................................................................................26 ОСНОВНЫЕ ПОНЯТИЯ И ТЕРМИНЫ ..............................................................26 ПОРТЫ АСИНХРОННОГО АДАПТЕРА............................................................29 ПРОГРАММИРОВАНИЕ АСИНХРОННОГО АДАПТЕРА .............................33 ПАМЯТЬ....................................................................................................................36 ПАМЯТЬ....................................................................................................................36 ЛОГИЧЕСКАЯ ОРГАНИЗАЦИЯ ПАМЯТИ.......................................................36 ФИЗИЧЕСКАЯ ОРГАНИЗАЦИЯ ПАМЯТИ.......................................................39 КЭШИРОВАНИЕ ПАМЯТИ .................................................................................39 БАНКИ ПАМЯТИ...................................................................................................40 ТЕНЕВАЯ ПАМЯТЬ ..............................................................................................40 ФАЙЛОВАЯ СИСТЕМА .......................................................................................41 ОБЩИЕ СВЕДЕНИЯ..............................................................................................41 FDD...........................................................................................................................41 HDD ..........................................................................................................................44 ИНТЕРФЕЙС ATA .................................................................................................46 Enhanced IDE ...........................................................................................................48 КЛАВИАТУРА .........................................................................................................51 УСТРОЙСТВО ........................................................................................................51 ПОРТЫ КЛАВИАТУРЫ........................................................................................52 ПРЕРЫВАНИЯ КЛАВИАТУРЫ ..........................................................................53 ВИДЕОСИСТЕМА ....................................................................................................56 2 АРХИТЕКТУРА......................................................................................................56 ТИПЫ ВИДЕОСИСТЕМ .......................................................................................57 ВИДЕОРЕЖИМЫ...................................................................................................59 ЗВУКОВАЯ СИСТЕМА .........................................................................................63 ЗВУКОВЫЕ КАРТЫ .................................................................................................63 ПОРТЫ SOUND BLASTER ...................................................................................63 ПРЕРЫВАНИЯ SOUND BLASTER......................................................................64 DSP ...........................................................................................................................64 3 ВВЕДЕНИЕ В настоящее время в программу обучения студентов 3-го курса Белорусского Государственного Университета Информатики и Радиоэлектроники специальности ВМСиС входит предмет "Архитектура персональных ЭВМ". Сходные курсы читаются на других специальностях БГУИР и в других ВУЗах. Данный курс является основополагающим в подготовке будущих инженеров- системотехников. Это фундамент, на котором строится вся система знаний, создающая из простого студента высококлассного специалиста. Курс "АПЭВМ" охватывает широкую область знаний о мире персональных компьютеров, изучение которой требует огромной массы времени и сил. Данный документ направлен на усовершенствование методики изучения предмета и является методическим пособием по курсу "АПЭВМ". Пособие по данному курсу чрезвычайно своевременно, так как в настоящее время для изучения АПЭВМ студентам предоставляется множество технической литературы, которая либо устарела, либо тяжела для восприятия и изучения. В современной литературе очень мало места уделяется различным пособиям и учебникам, где были бы собраны основополагающие принципы вычислительной техники. В единичных экземплярах встречается литература, где приведены примеры рабочих программ. Очень мало электронных пособий и справочников, которые гораздо удобнее и практичнее обычных книг. Информация, содержащаяся в документе, тщательно структурирована с целью облегчения поиска нужного раздела, так что ориентироваться в данном справочнике не составит труда никому. Информация по каждому из разделов бралась из конспектов лекций (курс "Архитектура ПВЭМ" читается как на дневном отделении 3-го курса нашего университета, так и на вечернем и заочном отделениях), а также из других источников (технической литературы, справочников, пособий, сети Internet). Данный проект рассчитан прежде всего на студентов заочного и вечернего отделений ВУЗов, которым данный учебник позволяет изучать предмет в домашних условиях. Но этот справочник также будет полезен и студентам дневного отделения как при написании курсовых и дипломных (благодаря большому количеству исходного кода, часто используемого в качестве шаблона), так и при подготовке к экзаменам. 4 ОБЩАЯ АРХИТЕКТУРА Архитектура ПЭВМ - совокупность методов, алгоритмов и аппаратных средств, предназначенных для функционирования ЭВМ. Архитектура современной ПЭВМ может быть представлена схемой на рис. 1. Современные ПЭВМ, в отличие от самых первых, обзавелись большим количеством шин, к которым подключаются внешние устройства. Это связано с тем, что не все устройства могут работать на той скорости и тактовой частоте, на которой работает центральный процессор. На схеме вверху - самые быстрые устройства (процессор работает на частоте 300-500 или больше мегагерц), внизу - самые медленные (устройства на шине ISA - не более 16-ти мегагерц). Для того, чтобы более медленные устройства не замедляли более быстрые, введены несколько промежуточных шин и контроллеров. Видеосистема переместилась на собственную шину в связи с возрастающей потребностью в более сложной графике, к тому же современные ПЭВМ должны справляться с потоком видеоданных, получаемых с видеокамер и видеомагнитофонов для осуществления кодирования и обработки в реальном времени - раньше персональные ЭВМ не годились для таких целей. Шина PCI больше не может обслуживать видеоподсистему, тем более шина ISA - самая первая системная шина у ПЭВМ. Память более не подключается к общей шине, а управляется своим контроллером, который, в свою очередь, подключен к шине процессора. Между памятью и процессором добавлена кэш-память, доступ к которой осуществляется быстрее, т.к. она относится к статической памяти . В кэш- памяти сохраняется порции памяти, использовавшиеся ранее. В случае запроса тех порций, которые уже есть в кэше, доступ ук обычной ОЗУ на производится. В скором времени общая шина будет заменена новой шиной USB, позволяющей подключать устройства без выключения питания. Все необходимые ресурсы (порты, прерывания, адреса памяти) будут назначаться автоматически по технологии Plug&Play. Все внешние устройства, подключенные ко всем шинам, получают порты. Через порты можно получить доступ ко внутренним регистрам состояния устройств и выдавать команды управления. Обратную связь также организуют через аппаратные прерывания (IRQ). 5 Рис. 1. Архитектура ПЭВМ. 6 CENTRAL PROCESSING UNIT - устройство, отвечающее за обработку данных и управление всеми устройствами и узлами ПЭВМ. CASHE LEVEL1, LEVEL2 -промежуточная статическая память (SRAM), буферизующая доступ к основной памяти путем сохранения ранее запрошенных порций и выдачи их по новому запросу, не обращаясь к основной памяти. Работает на частоте процессора и размещается на его кристалле, за счет чего быстрее обычной кэш-памяти (смотри Системная память ) ШИНА ПРОЦЕССОРА - магистраль, используемая процессором для обмена данными и управляющими сигналами с остальными устройствами и узлами ЭВМ (непосредственно - с контроллером памяти) КОНТРОЛЛЕР ПАМЯТИ (North Bridge) - сложный узел современной ЭВМ, осуществляющий координацию потока данных между процессором, ОЗУ и локальными шинами PCI и AGP. В настоящее время - самая ответственная часть подсистемы памяти, влияющая на производительность ПЭВМ. CASHE -промежуточная статическая память (SRAM), буферизующая доступ к основной памяти путем сохранения ранее запрошенных порций и выдачи их по новому запросу, не обращаясь к основной памяти. (смотри Системная память ) ОЗУ Oперативное запоминающее устройство, или память - устройство для кратковременного хранения информации, используемой непосредственно для вычислений. Базируется на динамической памяти (DRAM). VIDEO - набор контроллеров, регистров и памяти, предназначенный для вывода текста и графики на монитор, телевизионный приемник и другие средства отображения информации. В настоящее время также является устройством ввода и обработки видеоизображений. PCI Peripheral Component Interconnect - локальная шина, работающая быстрее шины ISA и имеющая множество преимуществ - высокую тактовую частоту, встроенное распределение ресурсов (Plug&Play), захват устройством всей шины и т.д. MOST - контроллер, согласующий работу двух шин, управляющий работой дисковых устройств. ATA AT Attachment - дисковые устройства хранения информации - жесткий диск со встроенным контроллером (EIDE HDD), устройства обработки оптических дисков (CD-ROM, CD-R, CD-RW), магнитная лента и т.п.. USB 7 Universal Serial Bus - новая шина для подключения внешних устройств с возможностью самонастройки. ISA Industrial Standard Architecture - самая первая шина, использованная в ПЭВМ. В настоящее время все меньше устройств подключается к этой шине в связи с малой пропускной способностью и тактовой частотой (не более 16 Мегабайт/с при 16 Мегагерцах). ROM BIOS Read - Only Memory Base Input-Output System - микросхема ПЗУ, хранящая программы настройки и самодиагностики ПЭВМ, а также часть системы ввода- вывода для обмена с дисковой и другими подсистемами. SRAM Static Random Access Memory - статическая память, не требующая циклов регенерации для предотвращения потери (в отличие от DRAM). Доступ к ней осуществляется быстрее, особенно если она находится на одном кристалле с процессором и работает на его тактовой частоте. DRAM Dynamic Random Access Memory - динамическая память, требующая циклов регенерации для предотвращения потери (в отличие от SRAM). Доступ к ней осуществляется за 5-7 тактов, а в случае последовательного доступа - за 2 или (в случае синхронной памяти SDRAM) за 1 такт задержки между циклами выдачи информации. 8 16-БИТНЫЕ ПРОЦЕССОРЫ ОБЩИЕ СВЕДЕНИЯ 16-битные процессоры - первые процессоры, появившиеся в персональных ЭВМ. Процессор, стоявший в компьютере IBM PC, был изготовлен фирмой Intel, назывался i8086 и работал на тактовой частоте 4,77 МГц. Позднее был выпущен процессор i8088, отличавшийся тем, что его внутренняя шина данных была 8-ми разрядной . В дальнейшем были выпущены аналогичные ему процессоры V20, V30 фирмы NEC. Процессоры следующего поколения, 80186, 80188, 80286, тоже были 16-ти разрядными, хотя имели более высокую тактовую частоту и возможность работы с памятью выше 1 Мбайта в защищенном режиме . Коротко 16-ти битные процессоры можно описать: Разрядность ядра - 16 бит Число регистров - 14 Разрядность шины данных : внутренняя - 16 или 8 бит, внешняя - 16 бит Адресная шина - 20 бит или 24 бит (80286) Внутренняя кэш-память - отсутствует Внешняя шина для подключения устройств ввода/вывода - ISA (Industry Standard Architecture), 16 бит, 8 МГц Внутренняя логическая структура: РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ AX: Accumulator - этот регистр используется во многих арифметических операциях как один из операндов, явно и без явного указания (MUL, SUB, DIV). Многие арифметические операции оптимизированы под использования именно этого регистра. Старшая его часть (AH) используется для указания номера вызываемой функции в обработчиках прерываний (ISR), а также для возврата кода ошибки. BX: Base - этот регистр используется как второй операнд в арифметических операциях (MUL, DIV). Его можно использовать как индексный регистр для указания смещения относительно базы (как и DI,SI,BP) CX: Counter - регистр используется при организации циклов (loop) и цепочечных операций (rep movs, stos, lods и т.д.) DX: Data - регистр общего назначения. 9 ИНДЕКСНЫЕ РЕГИСТРЫ SI: Source Index - применяется для указания смещения относительно регистра DS в операциях с цепочками байтов (stos, lods, movs..). Также - на общих основаниях. DI: Destination Index - применяется для указания смещения относительно регистра ES в операциях с цепочками байтов (stos, lods, movs..). Также - на общих основаниях. BP: Base Pointer - используется для указания смещения относительно базового сегментного регистра (обычно SS) для операций передачи параметров в подпрограммы через стек. Также - на общих основаниях. SP: Stack Pointer - смещение в стеке до первой свободной ячейки относительно SS. Модифицируется аппаратно по командам push, pop, call, ret и др. Для арифметических операций не пригоден. СЕГМЕНТНЫЕ РЕГИСТРЫ CS: Code Segment - указатель сегмента кода(см. Реальный режим, Виртуальный, Защищенный режим). Доступен - только для для чтения. DS: Data Segment - указатель сегмента данных(см. Реальный режим, Виртуальный, Защищенный режим). Доступен для чтения и записи из другого регистра. По умолчанию данные адресуются через этот регистр. ES: Extra Segment - дополнительный сегментный указатель. Для различных нужд адресации к данным. SS: Stack Segment - указатель сегмента стека. Доступен для чтения и записи через регистр. СЧЕТЧИК КОМАНД IP: Instruction Pointer - используется для указания адреса следующей команды относительно сегмента, записанного в CS. Программно не доступен. 10 РЕГИСТР ФЛАГОВ Рис.2 Регистр флагов. OF: Overflow Flag - флаг переполнения (выхода из старшего разряда в знак) результата на выходе АЛУ при выполнении арифметических операций. Соответствует переходу единицы в старший разряд из предыдущего. DF: Direction Flag - флаг направления цепочечных команд (stos, movs, lods и т.п.). При единице регистры DI и SI уменьшаются на единицу, иначе - увеличиваются, что дает возможность получать предыдущий или последующий байт, соответственно. IF: Interrupt Flag - флаг запрета прерываний. Если флаг = 1, то процессор не реагирует на поступающие аппаратные прерывания (IRQ), кроме немаскируемого (NMI), и они блокируются. TF: Trace Flag - флаг трассировки. В этом режиме процессор вызывает прерывание 04 после выполнения каждой инструкции. SF: Sign Flag - флаг отрицательного результата на выходе АЛУ при выполнении арифметических операций и операций сравнения (как признак “меньше”). Соответствует единице в старшем разряде. ZF: Zero Flag - флаг нулевого результата на выходе АЛУ при выполнении арифметических операций и операций сравнения (как признак равенства). AF: Auxiliary Flag - флаг переноса из старшей тетрады при выполнении арифметических операций с двоично-десятичными упакованными числами (BCD). Эта тема в данном справочнике не рассматривается. PF: Parity Flag - флаг четного числа единиц на выходе АЛУ (обычно - в AX) при выполнении арифметических операций. CF: Carry Flag - флаг переноса из старшего разряда (обычно - AX) при выполнении арифметических операций, а также - флаг ошибки обработчиках прерываний. 11 |