Главная страница

фывапывфпм. Цифровые интегральные микросхемы общие сведения


Скачать 0.93 Mb.
НазваниеЦифровые интегральные микросхемы общие сведения
Анкорфывапывфпм
Дата27.10.2021
Размер0.93 Mb.
Формат файлаdoc
Имя файлаprorobot.ru-09-0265.doc
ТипДокументы
#257592
страница6 из 19
1   2   3   4   5   6   7   8   9   ...   19

ОБОЗНАЧЕНИЕ МИКРОСХЕМ


Элемент

Обозначение

Функция

НЕ

ЛН




И

ЛИ




И-НЕ

ЛА




ИЛИ

ЛЛ




ИЛИ-НЕ

ЛЕ




И-ИЛИ

ЛС




И-ИЛИ-НЕ

ЛР




Исключающее ИЛИ

ЛП




Расширитель ИЛИ

ЛД






ТРИГГЕРЫ


К триггерам относят большой класс устройств, общим свойством которых является способность длительно оставаться в одном из двух (или нескольких) возможных устойчивых состояний и скачком чередовать их под воздействием внешних сигналов. Каждое состояние легко распознать по значению выходных напряжений.

Одно из основных применений триггеров – запоминание информации. Под памятью триггера подразумевают способность оставаться в заданном состоянии и после прекращения действия переключающего сигнала. Приняв одно из состояний за 1, а другое а О, можно считать, что триггер хранит один разряд числа, записанного двоичном коде. Понятие «триггер» охватывает много видов устройств, которые существенно различаются между собой по выполняемым функциям, схемному исполнению, способам управления, электрическим и конструктивным параметрам.

ТРИГГЕРНАЯ ЯЧЕЙКА


В
а)
простейшем исполнении триггер представляет собой симметричную структур из двух логических элементов ИЛИ – НЕ либо И – НЕ, охваченных перекрестной положительной обратной связью. Такие триггеры называют симметричными. Схема симметричного триггера на основе логических элементов ИЛИ – НЕ дана на рис.4.


б)







Q

Q



Рис.4. Асинхронный RS-триггер на элементах ИЛИ – НЕ:

а)-логическая структура;

б)-условное изображение
Этот триггер обладает двумя устойчивыми состояниями, которые обеспечиваются за счет связи выхода каждого элемента с одним из входов другого. Свободные входы служат для управления и называются информационными или логическими.

Симметрия схемы не означает симметрии электрических режимов обоих каскадов.

Одному из выходов триггера присваивают наименование прямого (в силу симметрии схемы им может быть любой) и обозначают буквой Q, а другому – наименование инверсного и обозначают Q с чертой. Состояние триггера часто отождествляют с сигналом на прямом выходе, т. е. говорят, что триггер находится в единичном состоянии, когда Q = 1, а в нулевом, когда Q = 0.

Смена состояний триггера производится внешними сигналами. Название этого процесса имеет много синонимов: переключение, переброс, опрокидывание, запись информации. Начало опрокидывания происходит с приходом положительного перепада напряжения на вход закрытого элемента. Вход, по которому триггер устанавливается в единичное состояние (Q=1,Q=0), называют входом S (от англ. set – установка), а в нулевое (Q=0,Q=1) – входом R (reset – возврат). Наименование входов S и R можно дать в обратном порядке, но тогда обязательно надо сменить и названия выходов, поскольку они взаимосвязаны.

На входах возможны четыре комбинации сигналов: Sn = Rn =0; Sn =1, Rn =0; Sn =0, Rn =1; Sn = Rn =1 (здесь n – номер такта).

Комбинацию входных сигналов Sn = Rn =0 называют нейтральной, или режимом хранения информации, или памятью: при ней триггер хранит состояние, в которое он был приведен в предыдущем такте.

Если на один из входов подать единичный сигнал, сохраняя нулевой на другом, триггер примет состояние, которое однозначно определяется входной информацией. При входных сигналах Qn+1 =1, а при Rn =1 и Sn =0 – нулевое. Поэтому вход S иногда называют единичным, а вход R – нулевым.

Если одновременно подать переключающие сигналы на оба входа (комбинация Sn = Rn =1), на обоих выходах появятся логические нули (Qn+1 = Qn+1 =0) и устройство утратит свойства триггера. Поэтому комбинацию Sn = Rn =1 называют неопределенной (сокращенное обозначение ее в таблицах – н /о.

Триггер, который переключается сигналами логической единицы, называют триггером с прямым управлением. Таблицы состояний, характеризующие его работу в подробной и минимизированной (сокращенной) форме, даны в табл.5. Временные диаграммы, иллюстрирующие действие этого триггера, показаны на рис.5.
Таблица 5. Состояния RS- триггера с прямым управлением


Такт tn

Такт tn+1

Qn

Rn

Sn

Qn+1

Q- n+1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

н/0

1

1

0

н/0

1

0

1

н/0

0

0

1

н/0


Логическая структура и способ изображения RS триггера на элементах И – НЕ приведены на рисунке 6. Схемно он не отличается от триггера на элементах ИЛИ – НЕ, но закон функционирования имеет иной, поскольку элементы И – НЕ переключаются сигналами логического О (S=О или R=О). Этот вариант триггера называется RS-триггером с инверсными входами.









Рис.5. Временные диаграммы асинхронного RS-триггера с прямым управлением
Таблица переходов (минимизированная форма) триггеров этого вида дана в табл.6

а) б)













Рис.6. Асинхронный RS-триггер на элементах И-НЕ: а –логическая структура; б – условное изображение
Таблица 6.

__

Cостояния RS-триггера



Sn

Rn

Qn+1

0

0

1

1

0

1

0

1

н/0

1

0

Qn
1   2   3   4   5   6   7   8   9   ...   19


написать администратору сайта