Главная страница

фывапывфпм. Цифровые интегральные микросхемы общие сведения


Скачать 0.93 Mb.
НазваниеЦифровые интегральные микросхемы общие сведения
Анкорфывапывфпм
Дата27.10.2021
Размер0.93 Mb.
Формат файлаdoc
Имя файлаprorobot.ru-09-0265.doc
ТипДокументы
#257592
страница14 из 19
1   ...   11   12   13   14   15   16   17   18   19

Демультиплексоры-дешифраторы ТТЛ


Устройства подобного рода выпускаются в виде функциональных узлов в составе нескольких серий микросхем ТТЛ, в частности 133, К155, 134, К555 и др. Каждый тип изделий предназначен для определенных задач и характеризуется числом входов, выходов, активным уровнем задействованных выходов, наличием или отсутствием дополнительных выходов, потребляемой мощность, быстродействием и т.п.

АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА


Дискретная техника оперирует приборами, назначение которых состоит в выполнении арифметических действий с двоичными числами: сложения, вычитания, умножения, деления. К арифметическим устройствам относят также узлы, выполняющие специальные арифметические операции, как то: выявление четности заданных чисел (определение паритета) и сравнение двух чисел.

Важнейшая из арифметических операций – сложение (суммирование). Помимо прямого назначения она используется и при других операциях: вычитание – это сложение, в котором вычитаемое вводится в обратном или дополнительном коде, а умножение и деление – это последовательное сложение и вычитание.

Арифметические устройства выпускаются в виде готовых изделий в составе многих серий цифровых микросхем.

Сумматоры


Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения чисел. В устройствах дискретной техники суммирование осуществляется в двоичном или, реже, двоично-десятичном коде. По характеру действия сумматоры подразделяются на две категории: комбинационные – как и все ранее рассмотренные узлы, не имеющие элементов памяти; накопительные – сохраняющие результаты вычислений. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными слагаемыми, в зависимости от способа обработки чисел может быть отнесен к последовательному или параллельному типу.

Работа полусумматора описывается следующими уравнениями

Полный сумматор. Полусумматор имеет два входа и пригоден поэтому для использования только в младшем разряде. Устройство для суммирования двух многоразрядных чисел должно иметь, начиная со второго разряда, три входа: два для слагаемых Аi и Вi и один для сигнала переноса Рi-1 с предыдущего разряда. Этот узел – сумматор можно представить как объединение двух полусумматоров (рис.3). Первый полусумматор служит для сложения двух чисел, принадлежащих одному разряду, и обеспечивает выход промежуточной суммы Si и переноса Pi . Второй полусумматор складывает перенос с предыдущего разряда Рi-1 с промежуточной суммы S`i. Функции выходов S и P для этого случая определяются как





а)



Рис.3. Полный сумматор: а – логическая структура; б – условное графическое обозначение
Исходя из таблицы истинности сумматора 2, можно написать следующие булевы уравнения для сигналов суммы и переноса:

Таблица 2





Входы







Выходы




N пп.

Ai

Bi

Pi

Pi+1

Si

0

1

2

3

4

5

6

7

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

1

0

1

1

1

0

1

1

0

1

0

0

1


Как уже говорилось, суммирование многоразрядных чисел может быть последовательное либо параллельное. При последовательном вводе используется один, общий для всех разрядов полный сумматор с дополнительной цепью задержки (рис.4). Оба слагаемых кодируются последовательностями импульсов, которые синхронно вводятся в сумматор через входы А и В, начиная с младших разрядов. Цепь задержки обеспечивает хранение импульса переноса Рi+1 на время одного такта, т.е. до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован. Задержку обеспечивает D-триггер (триггер задержки). Для хранения и ввода слагаемых А и В, а также для преобразования последовательного кода выходных импульсов в параллельный применяют регистры сдвига.


Рис.4.Полный сумматор с Рис.5. Параллельный n-сумматор

цепью задержки с последовательным переносом
Достоинство последовательных сумматоров – малые аппаратурные затраты. К недостаткам их следует отнести сравнительно невысокое быстродействие, поскольку одновременно суммируются лишь пара слагаемых.

На рис.5 показана схема, поясняющая принцип действия n-разрядного параллельного сумматора с последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда.

Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы – блоки ускоренного (сквозного) переноса.
1   ...   11   12   13   14   15   16   17   18   19


написать администратору сайта