фывапывфпм. Цифровые интегральные микросхемы общие сведения

• Название: Цифровые интегральные микросхемы общие сведения
• Анкор: фывапывфпм
• Дата: 27.10.2021
• Размер: 0.93 Mb.
• Имя файла: prorobot.ru-09-0265.doc
• Тип: Документы; #257592
• страница: 17 из 19

Мультивибраторы

Т ипичная схема мультивибратора на инверторах ТТЛ показана на рис.7. Элемент DD1.1 работает в линейном режиме. Колебания возникают и поддерживаются за счет положительной обратной связи, создаваемой конденсатором С1. Мультивибратор устойчиво генерирует на низких и высоких частотах. Перестройка частоты производится сменой конденсатора R₁ = R₁ = 390 Ом можно найти по формуле f_Г – в килогерцах.

Рис.7. Схема мультивибратора на элементах ТТЛ
Общий недостаток мультивибраторов, выполненных на логических элементах ТТЛ, – низкая стабильность частоты генерации при колебаниях напряжения питания и температуры окружающей среды.

На основе одновибраторов ТТЛ типа К155АГ1 и К155АГ3 могут быть созданы оригинальные мультивибраторы, обладающие высокими эксплуатационными характеристиками.

Назначение регистров  хранение и преобразование многоразрядных двоичных чисел. Регистры наряду со счетчиками и запоминающими устройствами являются наиболее распространенными последовательностными устройствами цифровой техники. При простоте схемы регистры обладают большими функциональными возможностями. Они используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частоты, узлов временной задержки.

Занесение информации в регистр называют операцией ввода или записи. Выдача информации к внешним устройствам характеризует операцию вывода или считывания. Запись информации в регистр не требует его предварительного обнуления.

Все регистры в зависимости от функциональных свойств подразделяются на две категории: накопительные (регистры памяти, хранения) и сдвигающие.

В свою очередь, сдвигающие регистры делятся:

по способу ввода и вывода информации на параллельные, последовательные и комбинированные (параллельно-последовательные и последовательно-параллельные);

по направлению передачи (сдвига) информации на однонаправленные и реверсивные.

Регистры памяти

Регистры памяти  простейший вид регистров. Их назначение  хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается тактовым командным импульсом. С приходом очередного тактового импульса происходит обновление записанной информации.

Сигналы на выходах триггеров характеризуют выходную информацию. Считывание может производится в прямом или в обратном коде (в последнем случае  с инверсных выходов).

В качестве регистров подобного рода могут быть использованы без дополнительных элементов многие типы синхронных триггеров. Особенно пригодны микросхемы, содержащие в одном корпусе несколько самостоятельных триггеров, например К155ТМ8, К155ТМ5, К155ТМ7, 564ТМ3, 555ТМ8 и другие, которые можно рассматривать, как четырехразрядные регистры памяти.

Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров, тактовые входы которых присоединяют к шине синхронизации.

Регистр хранения типа К155ИР15 может служить примером устройствас тремя выходными состояниями. Он состоит (рис.8) из четырех D-триггеров с независимыми информационными входами (D1  D4) и общим синхронизирующим входом С. Выходы триггеров Q1  Q4  прямые. Имеются также два равноценных разрешающих входа E1 и E2, вход установки нулей R и два EZ1 и EZ2 для перевода микросхемы в третье состояние.





Рис.9. Временная диаграмма четырехразрядного сдвигающего регистра с последовательным вводом



Таблица 1. Внутренние состояния микросемы К155ИР15

Входы					Выходы Qi	Режим
R	G	E1	E2	Di
0 0 0 0 1	­_ _   	0 0 1  	0 0  1 	0 1   	0 1 Qin Qin 0	Параллельные ввод Хранение (память) Установка нулей (очистка)

Параллельный ввод информации в триггеры с входов D1  D4 происходит по фронту 0,1 тактовых импульсов. При этом на обоих разрешающих входах Е1 и Е2 и на входе установки нулей R должны быть уровни U⁰. Если к моменту прихода тактового импульса на одном или обоих входах Е1 и Е2 действует уровень U¹, триггеры регистра хранят предыдущую информацию.

С приходом потенциала U¹ на вход R происходит одновременно сброс показаний (установка нулей) независимо от состояния остальных входов.

Отличительнаяособенность микросхемы  наличие буферных каскадов на выходе, управление которыми осуществляется по двум входам EZ1 и EZ2. Когда оба входа находятся под нулевым потенциалом (U⁰), информация, записанная в регистр, присутствует на выходных выводах Q_i. Если на одном или обоих входах EZ существует потенциал U¹, все выходы отключены (высокоимпедансное состояние).