фывапывфпм. Цифровые интегральные микросхемы общие сведения

• Название: Цифровые интегральные микросхемы общие сведения
• Анкор: фывапывфпм
• Дата: 27.10.2021
• Размер: 0.93 Mb.
• Имя файла: prorobot.ru-09-0265.doc
• Тип: Документы; #257592
• страница: 15 из 19

Субтракторы (вычитатели)

В устройствах дискретной техники операция вычитания обычно заменяется сложением уменьшаемого с вычитанием, представленным в дополнительном коде.

Сумматоры ТТЛ

Сумматоры входят в номенклатуру нескольких серий микросхем ТТЛ. В составе серии К155 выпускаются три типа полных сумматоров: одноразрядный К155ИМ1, двухразрядный К155ИМ2 и четырехразрядный К155ИМ3.

СЧЕТЧИКИ И ДЕЛИТЕЛИ

Общие положения

Счетчиком называют устройство, сигналы на выходе которого в определенном коде отображают число импульсов, поступивших на счетный вход. Триггер Т-типа может служить примером простейшего счетчика. Такой счетчик считает до двух. Счетчик, образованный цепочкой из m триггеров, сможет подсчитать в двоичном коде 2^m импульсов. Каждый из триггеров такой цепочки называют разрядом счетчика. Число m определяет количество разрядов двоичного числа, которое может быть записано в счетчик. Число К_СЧ = 2^m называют коэффициентом (модулем) счета.

Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояния нумеруются по числу поступивших входных импульсов.

Когда число входных импульсов N_ВХ  К_СЧ, при N_ВХ = К_СЧ происходит переполнение, после чего счетчик возвращается в нулевое состояние и повторяет цикл работы. Коэффициент счета, таким образом, характеризует число входных импульсов, необходимое для выполнения одного цикла и возвращения в исходное состояние. Число входных импульсов и состояние счетчика взаимно определены только для первого цикла. В общем случае число, записанное в счетчик, характеризуется соотношением
M = N_ВХ – i К_СЧ (i = 0, 1, 2, ..., n).
У счетчика в режиме деления используется выходной сигнал только последнего триггера, промежуточные состояния остальных триггеров не учитываются. Всякий счетчик может быть использован как делитель частоты. Поэтому подобное устройство часто называют счетчиком-делителем. Такие делители имеют целочисленный коэффициент деления. Элементная база современной микроэлектроники позволяет строить делители и с дробными коэффициентами деления.

Символом счетчиков на схемах служат буквы СТ (от англ. counter – счетчик). Если требуется, после символа проставляют число, характеризующее модуль счета (например, 2 или 10).

Основными эксплуатационными показателями счетчика являются емкость и быстродействие. Емкость счетчика, численно равная коэффициенту счета, характеризует число импульсов, доступное счету за один цикл.

Классификация счетчиков

Цифровые счетчики классифицируются следующим образом:

По коэффициенту (модулю) счета: двоичные (бинарные); двоично-десятичные (декадные) или с другим основанием счета; с произвольным постоянным модулем; с переменным модулем.

По направлению счета: суммирующие; вычитающие; реверсивные.

По способу организации внутренних связей: с последовательным переносом; с параллельным переносом; с комбинированным переносом; кольцевые.

Классификационные признаки независимы и могут встречаться в разных сочетаниях: например, суммирующие счетчики бывают как с последовательным, так и с параллельным переносом и могут иметь двоичный, десятичный и иной коэффициент счета.

Для двоичного счетчика, т.е. счетчика и К_СЧ = 2^m, зная номера триггеров и состояния выходов Q, можно определить записанное в счетчик двоичное число
М = Q_m  2^m-1 + Q_m-1  2^m-2 + ... + Q₁  2⁰.
где m – номер триггера; 2⁰ – вес первого (младшего) разряда; 2¹ – второго;...; 2^m-1 – вес m-го разряда.

Введением дополнительных логических связей – обратных и прямых – двоичные счетчики могут быть обращены в недвоичные, для которых К_СЧ  2^m. Наибольшее распространение получили десятичные (декадные) счетчики, работающие с привычным К_СЧ = 10. Десятичный счет осуществляется в двоично-десятичном коде (двоичный – по коду счета, десятичный – по числу состояний).

Десятичные счетчики организуются из четырехразрядных двоичных счетчиков. Избыточные шесть состояний исключаются введением дополнительных связей.

Таблица 4

Состояния вычитающего счетчика

N сост	Q3	Q2	Q1
0 1 6 5 4 3 2 1 0	0 1 1 1 1 0 0 0 0	0 1 1 0 0 1 1 0 0	0 1 0 1 0 1 0 1 0

Таблица 3

Состояния суммирующего

счетчика

N сост.	Q3	Q2	Q1
0 1 2 3 4 5 6 7 0	0 0 0 0 1 1 1 1 0	0 0 1 1 0 0 1 1 0	0 1 0 1 0 1 0 1 0

В суммирующем счетчике каждый входной импульс увеличивает число, записанное в счетчик, на единицу (табл.3).

Вычитающий счетчик действует обратным образом: двоичное число, хранящееся в счетчике, с каждым поступающим импульсом уменьшается на единицу. Переполнение вычитающего счетчика происходит после достижения им нулевого состояния (табл.4).

Реверсивный счетчик может работать в качестве суммирующего и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета. Режим работы определяется управляющими сигналами на этих входах.

Когда счетчик используется в качестве делителя, направление счета не играет роли.

Счетчики с последовательным переносом представляют собой цепочку триггеров, в которой импульсы, подлежащие счету, поступают на вход первого триггера, а сигнал переноса передается последовательно от одного разряда к другому. В этих счетчиках используются асинхронные Т-триггеры с прямым либо с инверсным управлением, а также JK- и D-триггеры в счетном режиме.

Главное достоинство счетчиков с последовательным переносом – простота схемы. Увеличение разрядности (наращивание) осуществляется подключением нужного числа триггеров к выходу последнего триггера. Поскольку входные сигналы поступают на вход только первого триггера, такой счетчик мало нагружает предшествующий каскад.

Основной недостаток счетчиков с последовательным переносом – сравнительно низкое быстродействие.

Счетчики с параллельным переносом состоят из синхронных триггеров. Счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношению компаратор последующим только источником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, и задержка переключения всего счетчика равна задержке для одного триггера.

В таких счетчиках используются JK- и D-триггеры, часто с логическими элементами. В схемном отношении они сложнее счетчиков с последовательным переносом. Число разрядов у этих счетчиков невелико (4-6), поскольку с повышением числа разрядов число внутренних логических связей быстро растет.

Счетчики-делители, оформленные как самостоятельные изделия, имеются в составе многих серий микросхем. В ряде случаев, однако, может возникнуть потребность в счетчике с нетиповыми характеристиками. Такие счетчики организуются из отдельных триггеров и логических элементов.

Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета К_СЧ, снова устанавливает счетчик в начальное состояние, а на выходе счетчика появляется сигнал переноса Р (или займа Z).

Если коды расположены в возрастающем порядке, то счетчик называют суммирующим (Up-counter). Счетчики, у которых коды расположены в убывающем порядке, называют вычитающими (Down-counter), а счетчики, у которых направление перебора кода может изменяться, называют реверсивными (Up/Down counter).

Если для работы счетчика требуется наличие синхросигнала, то такой счетчик называют синхронным. Счетчики, которые работают без синхросигналов, называют асинхронными.

Обобщенная схема счетчика приведена на рис. 14.1. Счетчик СТ можно представить в общем случае как устройство, которое содержит входную логику, управляющую работой счетчика, и выходную логику, которая используется для указания окончания счета или формирования сигнала переноса Р. Для приведения счетчика в начальное состояние используется сигнал сброса, поступающий на вход R.





Рис.14.1. Обобщенная схема счетчика импульсов
Параллельный код для предварительной установки счетчика поступает на входы S₀…S_n. Сигнал разрешения параллельной загрузки М останавливает счет и позволяет подготовленным на входах S₀…S_n данным загрузиться в счетчик в момент прихода очередного тактового импульса С. Счетчик считает тактовые импульсы, поступающие на вход С, если присутствует сигнал разрешения счета на входе V.

Выходными сигналами счетчика обычно являются сигналы, снимаемые с выходов отдельных разрядов Q₁…Q_n, сигнал окончания счета или сигнал переноса Р.

Асинхронные счетчики. Асинхронный суммирующий счетчик можно выполнить на счетных триггерах любого типа. Простейший четырехразрядный счетчик на D-триггерах состоит из соединенных последовательно четырех счетных триггеров, таким образом, что выход Q_k каждого триггера соединен с входом С_К+1 последующего (рис.14.2, а). При поступлении счетных импульсов на вход С₁ триггеры счетчика будут изменять свои состояния, описываемые последовательно возрастающими двоичными числами.




Рис.14.2. Схема асинхронного суммирующего счетчика на D-триггерах
Для приведения счетчика в начальное состояние используется сигнал сброса R, поступающий одновременно на все входы R триггеров.

При построении асинхронного вычитающего счетчика достаточно заменить выходыQ триггеров на прямые выходы Q. В этом случае при поступлении импульса сброса R на всех выходах счетчика установятся единичные уровни, а при поступлении счетных импульсов на вход С₁ триггеры счетчика будут изменять свои состояния, описываемые последовательно убывающими двоичными числами.

Синхронные счетчики. Для построения синхронных счетчиков используют различные типы счетных синхронных триггеров. Схемы одноразрядных синхронных счетчиков приведены на рис.14.3, а, реализована подключением счетного входа С₁ к счетному входу триггера, а для формирования сигнала переноса Р использовано логическое произведение сигнала разрешения счета V и выходного сигнала Q, т.е. Р=VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом на выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы. При отрицательном перепаде сигнала на входе С состояние триггера не изменяется. Очередное переключение триггера произойдет только по новому положительному перепаду импульса на входе С, при наличии сигнала разрешения на входе V. Таким образом, счетная ячейка обеспечивает синхронное деление на две частоты входных импульсов.


Рис.14.3. Схема одноразрядного синхронного счетчика
Схема четырехразрядного суммирующего двоичного синхронного счетчика с параллельным переносом приведена на рис. 14.5. Она отличается от счетчиков с каскадным соединением разрядов тем, что счетные импульсы поступают на тактовые входы С всех триггеров счетчика одновременно. При этом сигналы разрешения формируются в логических элементах И как произведение сигнала разрешения счета V и сигналов Q с прямых выходов всех предыдущих триггеров.

Быстродействие счетчиков с параллельным переносом выше быстродействия декадных счетчиков. Минимальный период следования синхроимпульсов определяется суммой

г де _Т  время задержки триггера, _Л  время задержки логической схемы.

Рис.14.5. Схема четырехразрядного синхронного счетчика с параллельным переносом
По сравнению с последовательным счетчиком максимальная частота счета параллельного счетчика увеличивается примерно в (n-1) раз и не зависит от числа каскадов. В некоторых случаях функцию логических элементов можно реализовать на внутренних элементах триггера, тогда можно считать, что _Л=0 и быстродействие счетчика зависит только от задержки триггера, т.е. Т_СЧ=_Т.

Кольцевые счетчики. Распространенной разновидностью параллельных счетчиков являются кольцевые счетчики, выполненные на базе регистров сдвига. Простейшая схема кольцевого счетчика получается при замыкании прямого выхода регистра сдвига с его входом. В таком счетчике единица, записанная в регистр на первом такте, с выхода Q_n счетчика снова попадает не его вход и далее весь цикл повторяется. Модуль счета такого кольцевого счетчика имеет то же значение, что и регистр сдвига, т.е. К_С=n. Для увеличения модуля счета можно или увеличивать количество триггеров в кольце, или включать счетчики последовательно. Так например, счетчик на 10 импульсов (К_С=10) можно реализовать последовательным соединением одного счетного триггера и кольцевого счетчика из пяти триггеров.

Основным недостатком кольцевых счетчиков является их низкая помехозащищенность. Например, если под действием помехи исчезнет записанная в счетчик единица, то все триггеры окажутся в нулевом состоянии и счетчик работать не сможет. Для устранения подобных сбоев используются различные способы коррекции состояния счетчика.

Счетчики Джонсона. Разновидностью кольцевых счетчиков являются счетчики Джонсона. В этих счетчиках вход регистра соединен не с выходом Q, а с инверсным выходом Q. В результате, когда на вход счетчика поступают тактовые импульсы, то вначале все разряды счетчика заполняются единицами, а затем  нулями. Схема четырехразрядного счетчика Джонсона приведена на рис. 14.9, а состояние его выходов приведено в табл. 14.3.
Таблица 14.3

Состояние выходов четырехразрядного счетчика Джонсона

n	Q4	Q3	Q2	Q1	n	Q4	Q3	Q2	Q1
0	1	0	0	0	4	0	1	1	1
1	1	1	0	0	5	0	0	1	1
2	1	1	1	0	6	0	0	0	1
3	1	1	1	1	7	0	0	0	0

Как следует из табл. 14.3, модуль счета счетчика Джонсона в два раза больше модуля счета простого кольцевого счетчика, т.е. К_С=2 ⁿ. В счетчике Джонсона, как и в других кольцевых счетчиках, могут быть сбои, вызванные помехами. Для коррекции нарушений, вызванных сбоями, также используются способы, с помощью которых производится переход из любой запрещенной комбинации в одну из разрешенных.


DD5

Рис. 14.9. Схема четырехразрядного счетчика Джонсона с четным модулем счета




Счетчики Джонсона широко используются в делителях частоты импульсов, генераторах случайных чисел, в устройствах памяти и др. На базе счетчика Джонсона можно легко реализовать счетчики с любым четным модулем счета. При необходимости иметь нечетное значение модуля счета можно на вход первого разряда подавать вместо сигнала Q_n сигнал Q_nQ_n-1. При этом из набора выходных состояний счетчика Джонсона исключается одна кодовая комбинация, составленная из нулей.

Сравнительно просто синтезировать счетчики-делители – суммирующие и вычитающие – с последовательным переносом в коде 8421. Такой счетчик с коэффициентом счета К_СЧ = 2^m представляет собой последовательную цепочку из m триггеров с прямым или инверсным управлением. С помощью дополнительного логического элемента можно изменять коэффициент счета (деления) в пределах 2^m-1  К_СЧ  2^m, для чего входы логического элемента подключаются к выходам определенных триггеров, а его выход – ко входам R принудительной установки триггеров в нулевое состояние – а иногда ко входам S – установки 1.

Работу такого счетчика-делителя рассмотрим на примере реальной схемы с К_СЧ = 13 (рис.6). В исходном (нулевом) состоянии напряжения на выходах всех триггеров – низкого уровня, а на выходе логического элемента DD5 и соответственно на входах триггеров R – высокого уровня, и триггеры могут нормально работать. Появление высокого напряжения на выходе одного или двух триггеров в процессе счета не отразится на состоянии элемента DD5, поскольку для этого требуется высокое напряжение на всех входах. Когда это произойдет, напряжение на выходе DD5 упадет, перебросит триггеры в нулевое состояние и цикл начнется снова.

Импульс установки нуля подается также и на триггер DD2, хотя после 13 импульсов он и так находится в состоянии логического нуля. Сделано это для предупреждения ложных срабатываний, так как в момент опрокидывания триггера DD1 под действием импульса «установка нуля» на его выходе Q1 возникает перепад напряжения, подобный полезному сигналу.


а)



1 2 3 4

б)


12 13 1 2



Q1
Q2

Q3

Q4









Рис.6. Счетчик К_СЧ = 13 (вариант ТТЛ): а – принципиальная схема; б – временная даиграмма
То, что схема обеспечивает требуемый эффект, следует из логики ее работы: первый триггер срабатывает от каждого входного импульса, т.е. 1 = 2⁰, второй – от каждого второго импульса (2 = 2¹), третий – от четвертых импульсов (4 = 2²), а четвертый триггер – от каждого восьмого импульса (8 = 2³). Коэффициенту счета К_СЧ = 13 = = 8+ 4 + 1 = 1 2³ + 1 2² + 0 2¹ + 1 2⁰ соответствуют, следовательно, состояния Q4 = Q3 = Q1 = 1, как и показано на рис.6,а.

К такому же выводу приводит рассмотрение временных диаграмм (рис.6,б). Только с приходом тринадцатого импульса напряжение высокого уровня появляется на выходах триггеров DD1, DD3 и DD4, другому числу входных импульсов отвечают иные комбинации состояний триггеров. Поэтому за цикл счета элемент DD5 сработает только один раз и вернет схему в нулевое положение (штриховыми линиями показаны эпюры выходных напряжений триггеров, если бы не было элемента DD5).

Проектирование счетчика сводится компаратор определению числа триггеров, виду логического элемента, организации связей между триггерами и логическими элементами, а также к вычислению разрешающей способности счетчика (максимальной частоте счета).

На JK-триггерах MS-структуры строятся счетчики-делители с комбинированным переносом на основе исходной схемы (рис.7,а). Общий коэффициент деления устройства
К_СЧ = 2К_ДЕЛ + 1,





Рис 7. Организация счетчиков-делителей на JK-триггерах: а – исходная схема (К_СЧ = 3); б – общий случай
где К_ДЕЛ – коэффициент деления внутреннего делителя, включенного между триггерами DD1 и DD2 (рис.7,б).

Когда этот делитель отсутствует (К_ДЕЛ + 1), то К_СЧ = 3, а при К_ДЕЛ = 2 (один Т-триггер) К_СЧ = 5; при К_ДЕЛ = 3 (делитель по схеме рис.7,а) К_СЧ = 7 и т.д. Рассмотренные счетчики входят в состав логических структур некоторых микросхем: К155ИЕ4 (К_ДЕЛ = 3) и К155ИЕ2 (К_ДЕЛ = 5).

Дополнительно+

К основным параметрам счетчика относятся:

К_СЧ – модуль счета или коэффициент пересчета счетчика;

N – емкость счетчика;

f_{СЧ. МАКС} – максимальная частота поступления входных сигналов;

t_УСТ. – время установления счетчиков.

Для счетчиков, срабатывающих по уровню тактового сигнала, t_УСТ характеризует максимальный временной интервал между моментом поступления счетного сигнала и моментом установления кода счетчика. Для счетчиков, работающих в режиме с внутренней задержкой, t_УСТ определяется максимальным временем между моментом окончания счетного сигнала и моментом установления кода счетчика. Максимальное время установления счетчика t_{УСТ. МАКС} (из состояния 111...1 в состояние 000...0) будет зависеть от организации цепей переноса. Параметры f_{СЧ. МАКС} и t_{УСТ.МАКС} определяют быстродействие счетчика.

Простейший счетчик – триггер со счетным входом, осуществляющий подсчет и хранение результата подсчета не более двух сигналов. Соединяя определенным образом несколько счетных триггеров, можно получить схему многоразрядного счетчика.

В настоящее время в составе большинства современных серий логических микросхем имеются широко применяемые D- и JK-триггеры.

При использовании D-триггеров в качестве счетных его инверсный выход соединяют со своим входом D.

Суммирующий асинхронный счетчик на D- на триггерах получается, если инверсный выход предыдущего триггера Q соединить со входом C последующего триггера. Схема асинхронного четырехразрядного суммирующего счетчика на D-триггерах приведена на рис.1,а. Для построения вычитающего счетчика на D-триггерах прямой выход предыдущего триггера соединяют со входом C последующего триггера. Схема асинхронного четырехразрядного вычитающего счетчика на D-триггера приведена на рис.1,б.

Рассмотренные схемы счетчиков обладают низким быстродействием. Время установления таких счетчиков равно сумме времен установления всех триггеров счетчика. Увеличения быстродействия можно достигнуть путем уменьшения времени распространения переноса, используя счетчики со сквозным, параллельным и групповым переносами. При групповом переносе многоразрядный перенос многоразрядный счетчик разбивают на несколько групп. Внутри каждой группы организуется сквозной или параллельный перенос, а между группами – последовательный перенос.

а)




б)


Рис.1. Схема асинхронного суммирующего (а) и вычитающего (б) счетчиков на D-триггерах
Реверсивные счетчики подсчитывают число сигналов как в прямом, так и в обратном направлении, т.е. они могут работать в режиме сложения или вычитания сигналов, поступающих на вход счетчика.

Для построения реверсивных счетчиков необходимо предусмотреть схемы, пропускающие сигналы на вход следующих триггеров либо с инверсного, либо с прямого выходов предыдущего триггера.


У “0”

Q₃

Q₂

Q₁

S

D

C

R

S

D

C

R

S

D

C

R

S

D

C

R

Т2


Режим

сложе-ния







ТУ

Т1

Т3




Вход

1

&


Режим

вычи-тания













1

Р
&
ис.2. Схема реверсивного счетчика на D-триггерах


&

&



С хема асинхронного трехразрядного реверсивного счетчика на D-триггерах (T1 – T3) со схемой управления (триггер ТУ) прямым и обратным счетом приведена на рис.2. Реализация счетчиков с параллельным переносом на одноступенчатых D-триггерах требует дополнительных аппаратурных затрат и, следовательно, усложнения схемы.









Рис.3. Схема асинхронного суммирующего (а), вычитающего (б), реверсивного (в) и синхронного (г) счетчиков на JK-триггерах
При построении суммирующего асинхронного счетчика на JK-триггерах необходимо соединить прямой выход предыдущего триггера со входом С последующего триггера. Схема асинхронного четырехразрядного суммирующего счетчика на JK-триггерах приведена на рис.3,а.

При построении вычитающего асинхронного счетчика на JK-триггерах необходимо соединить инверсный выход предыдущего триггера со входом С последующего триггера. Схема вычитающего асинхронного четырехразрядного счетчика на JK-триггерах приведена на рис.3,б.

Асинхронные реверсивные последовательные счетчики на JK-триггерах строятся аналогично реверсивным счетчикам на D-триггерах. Схема асинхронного последовательного реверсивного счетчика на JK-триггерах со схемой управления прямым и обратным счетом на JK-триггере представлена на рис.3,в.

Для организации синхронного счетчика на JK-триггерах входные сигналы подаются на объединенные J- и K- входы, а синхронизирующий сигнал – на C-вход. На JK-триггерах, имеющих по нескольку J- и K- входов, объединенных знаком конъюнкции, легко организуется параллельный перенос. Схема суммирующего синхронного счетчика с параллельным переносом на JK-триггерах приведена на рис.3,г.