Главная страница

фывапывфпм. Цифровые интегральные микросхемы общие сведения


Скачать 0.93 Mb.
НазваниеЦифровые интегральные микросхемы общие сведения
Анкорфывапывфпм
Дата27.10.2021
Размер0.93 Mb.
Формат файлаdoc
Имя файлаprorobot.ru-09-0265.doc
ТипДокументы
#257592
страница9 из 19
1   ...   5   6   7   8   9   10   11   12   ...   19

D- триггеры


D-триггеры в отличие от рассмотренных типов имеют для установки в состояния 1 и 0 один информационный вход (D-вход). Функциональная особенность триггеров этого типа состоит в том, что сигнал на выходе Q в такте n+1 повторяет сигнал Dn в предыдущем такте n и сохраняет (запоминает) это состояние до следующего тактового импульса. Другими словами, D-триггер задерживает на один такт информацию, существовавшую на входе D. Триггер D-типа характеризуется тем, что сигналы на прямом выходе Q принимают значение, инверсное относительно сигналов на входе D.

Обозначение метки D – это первая буква английского слова delay – затяжка, задержка. D-триггеры часто так и называют – триггерами задержки. Закон функционирования D-триггера очень прост:
Qn+1 = Dn,

а для D-триггера
Qn+1 = D.
Таблица 10. Cостояния D-триггера





Такт n




Такт n+1

C

Dn

Qn

Qn+1

1

1

1

1

0

0

1

1

0

1

0

1

0

0

1

1


D-триггер можно образовать из любого синхронного RS- или JK-триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и D.

Хранение информации D-триггерами обеспечивается за счет цепей синхронизации, и поэтому все реальные D-триггеры – тактируемые. Управление по тактовому входу может быть статическим, динамическим, а также двухступенчатым.

В паузах между тактовыми импульсами элементы 1 и 2 закрыты и на их выходах существуют сигналы q1 = q2 =1, что служит нейтральной комбинацией для основной ячейки памяти. Если в схеме элементы И – НЕ заменить на ИЛИ – НЕ, то получится D-триггер.


&

q1

Q

&

3






q2

&


D

&



&

C

&





4

2


Р
Q
ис.13. D-триггер со статическим управлением
Минимальный интервал между двумя тактовыми импульсами, при котором триггер еще работает без сбоев, как нетрудно определить, равен tМИН = 4tЗД.Р.СР. Соответственно максимальная частота переключения будет fМАКС =1/ tМИН = 0,25 tЗД.Р.СР. Установка триггеров в нулевое состояние может выполняться сигналом R = 0.

Недостатки статического способа синхронизации триггеров, о которых говорилось выше, свойственны и рассмотренным D-триггерам. В частности, информация на входе D по времени действия должна перекрывать тактовый импульс. Эта особенность простейшего D-триггера ограничивает его применение, например в качестве Т-триггера, о чем будет сказано ниже.

Лучшими функциональными характеристиками обладают D-триггеры с динамическим управлением. D-триггер может быть получен из JK- либо RS-триггера с помощью дополнительного инвертора (рис.14).
1   ...   5   6   7   8   9   10   11   12   ...   19


написать администратору сайта