Главная страница

Курсовая работа. Курсовая работа Быстродействующее однотактное устройство табличного типа для вычисления логарифма входного числа


Скачать 1.04 Mb.
НазваниеКурсовая работа Быстродействующее однотактное устройство табличного типа для вычисления логарифма входного числа
Дата20.12.2021
Размер1.04 Mb.
Формат файлаdocx
Имя файлаКурсовая работа.docx
ТипКурсовая
#310668
страница3 из 4
1   2   3   4

Сравнительная характеристика технологий Xilix и Altera



У разработчиков часто встает вопрос: какую из существующих технологий выбрать для реализации своего проекта. Объективно оценить это очень трудно. Поэтому каждый выбирает по своим предпочтениям.

Компания Altera предложила методику, которая позволяет оценить производительность, коэффициент заполнения кристалла и время компилирования FPGA разных производителей. Эта методика обсуждается на примере сравнения FPGA семейств Stratix III и Virtex-5 [ CITATION Сра19 \l 1049 ].

Компания Altera производит оценку FPGA с помощью программного средства разработки Quartus II, используя комплексный набор типовых проектов заказчика, которые отражают различные области применения, например, сетевые технологии, телекоммуникации, беспроводная и бытовая техника. К тому же проекты реализованы на основе различной технологии, например, ASIC, вентильные матрицы и FPGA других производителей. Отобранные проекты (которые хранятся в защищенной базе данных) используются для того, чтобы сравнить функционирование реальных устройств заказчиков с разрабатываемой в текущий момент архитектурой. Проекты, не оптимизированные для FPGA компании Altera, оцениваются по результатам более 150 тыс. тестов; затем на основе анализа предлагаются рекомендации по совершенствованию архитектуры следующих поколений FPGA или инструментов разработки.

Для сравнительного анализа были отобраны семь наиболее популярных и крупных проектов на интернет - ресурсе www.opencores.org, которые представлены в таблице 1.5 [CITATION Как \l 1049 ].

Таблица 1.5

Исследуемые проекты

Проекты OpenCores

Число логических элементов (ЛЭ)

Число адаптивных логических модулей (АЛМ)

oc_aquarius (микропроцессорное ядро SuperH-2)

6475

2590

oc_des_des3perf9 (криптографическое ядро DES3)

15670

6268

oc_ethernet (ядро EthernetMAC)

3548

1419

oc_oc8051 (микропроцессорное ядро 8051)

4115

1646

oc_or1k (микропроцессорное ядро OpenRISC)

7028

2811

ос_pci (интерфейс PCI)

3630

1452

oc_usb_funct (ядро USB 2.0)

4318

1727


Для тестирования были использованы FPGA компаний Altera и Xilinx с наибольшей логической емкостью и близкими параметрами. В таблице 1.6 приведены данные о выбранных для сравнения FPGA компаний Altera и Xilinx, а также о соответствующем программном обеспечении.
Таблица 1.6

Сравниваемые FPGA компаний Altera и Xilinx

Компании-изготовители

Altera

Xilinx










Тип FPGA

EP3S340-3

XC5VLX330-2

Программное обеспечение

Quartus II v8.0

ISE 9.2i SP4

Показатель скорости

Средний

Средний


На рисунке 1.7 по оси Y отложено отношение максимальной рабочей частоты FPGA Stratix III FPGA к максимальной рабочей частоте FPGA Virtex-5. На оси X показано количество ядер, скопированных для каждого из семи проектов OpenCores. Все отношения выше линии, соответствующей единице, что указывает на преимущество в производительности FPGA Stratix III.



Рисунок 1.7 - Преимущество в производительности FPGA Stratix III увеличивается с увеличением сложности проекта (степени заполнения кристалла FPGA)
Проверка по коэффициенту заполнения кристалла показала (рисунок 1.8):

  • FPGA Stratix III в среднем имеет на 46% больший коэффициент заполнения кристалла, чем у сравниваемого прибора.

  • Программное средство Quartus II позволяет достичь максимального заполнения кристалла адаптивными логическими модулями (АЛМ) для реализации логических функций, которые чрезвычайно эффективны из-за гибкости АЛМ.




Рисунок 1.8 - Максимально возможное число копий проектов на FPGA Stratix III и Virtex-5
Таблица 1.7 показывает максимальное число созданных копий и коэффициент заполнения FPGA Stratix III и Virtex-5.
Таблица 1.7

Максимальное число созданных копий и коэффициент заполнения FPGA Stratix III и Virtex-5

Проекты OpenCores

Число ядер Stratix III 3SL340

Число ядер Virtex-5 V5LX330

Коэффициент заполнения Stratix III 3SL340, %

Коэффициент заполнения Virtex-5 V5LX330, %

oc_aquarius

50

15

91,0

28,0

oc_des_des3perf9

30

10

100,0

43,9

oc_ethernet

115

90

99,0

89,0

oc_oc8051

85

70

94,0

83,0

oc_or1k

40

20

92,0

45,5

oc_pci

110

70

98,0

75,0

oc_usb_funct

80

80

95,0

93,0



В таблице 1.8 представлены данные по времени компилирования проекта, которое ограничено максимальным количеством ядер, размещенных в сравниваемых FPGA. Полученные результаты показывают, что компилирование FPGA Stratix III происходит значительно быстрее, чем FPGA Virtex-5.

Таблица 1.8

Сравнение времени компилирования FPGA Stratix III и Virtex-5

Проекты OpenCores

Число скопированных ядер проектов

Время компилирования, час

Отношение времени компилирования на Quartus II и ISE

ISE, 9.2i SP4

Quartus II, 8.0

oc_aquarius

15

6,53

0,99

6,6х

oc_des_des3perf9

10

4,11

1,24

3,3х

oc_ethernet

90

14,48

2,2

6,6х

oc_oc8051

70

16,35

2,85

5,7х

oc_or1k

20

5,98

1,64

3,6х

oc_pci

70

16,33

2,47

6,6х

oc_usb_funct

80

23,68

2,54

9,3х


Результаты оценки показали, что преимущества FPGA Stratix III в части производительности, коэффициента заполнения и времени компилирования увеличиваются с ростом сложности проекта. Это объясняется оптимальной архитектурой FPGA, которую с успехом использует программный инструмент разработки Quartus II.

В силу указанных преимуществ для реализации целей курсового проекта выбрано семейство микросхем FPGA фирмы Altera и программный продукт Quartus II.

1   2   3   4


написать администратору сайта