Курсовой Проект Электроника и Схемотехника. КП Жучков М.К.. Курсовой проект по дисциплине Электроника и схемотехника на тему Логический синтез комбинационных цифровых устройств преобразования информации с элементами функционального контроля

• Название: Курсовой проект по дисциплине Электроника и схемотехника на тему Логический синтез комбинационных цифровых устройств преобразования информации с элементами функционального контроля
• Анкор: Курсовой Проект Электроника и Схемотехника
• Дата: 26.01.2021
• Размер: 1.58 Mb.
• Имя файла: КП Жучков М.К..docx
• Тип: Курсовой проект; #171446
• страница: 4 из 7

2 Формализация исходных данных. Составление таблицы ходов и выходов

На основе полученного индивидуального задания составим таблицу входов и выходов цифрового устройства — преобразователя, которая отражает логику функционирования, используя при этом десятичную и шестнадцатеричную системы счисления.

Исходные данные индивидуального задания представлены в таблице 3.

Таблица 3 – Исходные данные индивидуальная таблица

Входной алфавит (входной код)
3	26	8	11	25	9	28	20	12	14	7	16	5	19	2	23
Выходной алфавит (выходной код)
0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F

Исходя из исходных данных, заметим различие входного и выходного алфавитов. Далее составим подробную таблицу функционирования проектируемого устройства — таблицу входов и выходов кодопреобразователя с учетом двоичного представления символов входного и выходного алфавитов и наличия контроля четности входного и выходного бита контроля четности входной и выходной кодовой комбинации.

Сформируем контрольный бит следующим образом:

Пусть на вход устройства подано пять информационных бит:  . Тогда контрольный бит формируется при выполнении операции “Исключающее ИЛИ” (сумма по модулю 2, операция  ) поразрядно. В данном случае контрольный бит будет равен:  . Аналогично контрольный бит формируется на выходе устройства, применением операции “Исключающее ИЛИ” к разрядам выходного кода: 

Формализованное представление входных и выходных исходных данных проектируемого устройства приведено в таблице 4.

Таблица 4 — Формализованное представление входных и выходных исходных данных проектируемого устройства

№ п/п	Входная информация							Выходная информация
	Входной символ	Разряды входного сигнала					Контрольный бит	Выходной символ	Разряды выходного кода				Контрольный бит
		Х4	Х3	Х2	Х1	Х0	ХК		Y3	Y2	Y1	Y0		Yк
0		0	0	0	0	0	0		Ф	Ф	Ф	Ф		Ф
1		0	0	0	0	1	1		Ф	Ф	Ф	Ф		Ф
2	2	0	0	0	1	0	1	E	1	1	1	0		1
3	3	0	0	0	1	1	0	0	0	0	0	0		0
4		0	0	1	0	0	1		Ф	Ф	Ф	Ф		Ф
5	5	0	0	1	0	1	0	C	1	1	0	0		0
6		0	0	1	1	0	0		Ф	Ф	Ф	Ф		Ф
7	7	0	0	1	1	1	1	A	1	0	1	0		0
8	8	0	1	0	0	0	1	2	0	0	1	0		1
9	9	0	1	0	0	1	0	5	0	1	0	1		0
10		0	1	0	1	0	0		Ф	Ф	Ф	Ф		Ф
11	11	0	1	0	1	1	1	3	0	0	1	1		0
12	12	0	1	1	0	0	0	8	1	0	0	0		1
13		0	1	1	0	1	1		Ф	Ф	Ф	Ф		Ф
14	14	0	1	1	1	0	1	9	1	0	0	1		0
15		0	1	1	1	1	0		Ф	Ф	Ф	Ф		Ф
16	16	1	0	0	0	0	1	B	1	0	1	1		1
17		1	0	0	0	1	0		Ф	Ф	Ф	Ф		Ф
18		1	0	0	1	0	0		Ф	Ф	Ф	Ф		Ф
19	19	1	0	0	1	1	1	D	1	1	0	1		1
20	20	1	0	1	0	0	0	7	0	1	1	1		1
21		1	0	1	0	1	1		Ф	Ф	Ф	Ф		Ф
22		1	0	1	1	0	1		Ф	Ф	Ф	Ф		Ф
23	23	1	0	1	1	1	0	F	1	1	1	1		0
24		1	1	0	0	0	0		Ф	Ф	Ф	Ф		Ф
25	25	1	1	0	0	1	1	4	0	1	0	0		1
26	26	1	1	0	1	0	1	1	0	0	0	1		1
27		1	1	0	1	1	0		Ф	Ф	Ф	Ф		Ф
28	28	1	1	1	0	0	1	6	0	1	1	0		0
29		1	1	1	0	1	0		Ф	Ф	Ф	Ф		Ф
30		1	1	1	1	0	0		Ф	Ф	Ф	Ф		Ф
31		1	1	1	1	1	1		Ф	Ф	Ф	Ф		Ф