Главная страница

Лекции по цифровой электронике. Логические функции и логические элементы


Скачать 2.34 Mb.
НазваниеЛогические функции и логические элементы
АнкорЛекции по цифровой электронике.doc
Дата07.05.2018
Размер2.34 Mb.
Формат файлаdoc
Имя файлаЛекции по цифровой электронике.doc
ТипДокументы
#18993
КатегорияИнформатика. Вычислительная техника
страница10 из 14
1   ...   6   7   8   9   10   11   12   13   14

Постоянные запоминающие устройства.



Постоянные запоминающие устройства (ПЗУ) применяются для хранения неизменных программ и таблиц данных. Международное обозначение ПЗУ - ROM (Read Only Memory) - память только для считывания.

При массовом выпуске систем ПЗУ для них целесообразно програмировать в процессе их изготовления. Это так называемые “масочные” ПЗУ. Для применения в разрабатываемых системах и малосерийном производстве более удобны программируемые ПЗУ (ППЗУ), информацию в которые заносит сам пользователь с помощью специального устройства - программатора. При разработке какой-либо системы можно быстро изменить программу, если в ней были обнаружены ошибки, и занести ее новое ПЗУ. К сожалению, исходное ПЗУ при этом оказывается непригодным для дальнейшего использования, т.к. записанную в него (“проженную”) программу исправить невозможно. Чтобы не выбрасывать ПЗУ после каждого изменения в программе, было разработано стираемое ПЗУ (СППЗУ), в котором для стирания записанной информации используется интенсивное ультрафиалетовое (УФ) излучение. Существуют электрически программируемые ПЗУ (ЭППЗУ) с записью и стиранием информации с помощью электрических сигналов. К ним относятся появившиеся в последние годы ФЛЭШ ПЗУ (от англ. FLASH - вспышка, мгновение), которые можно перепрограммировать непосредственно в самой системе.

      1. Параметры ПЗУ.


Основным параметром микросхемы ПЗУ является организация, которая указывается в виде произведения двух сомножителей m х p, где m - количество ячеек, а p - разрядность ячейки. Этот параметр более информативный, чем объем ПЗУ в битах. Очевидно, с точки зрения разработчика БИС ПЗУ с организацией, например, 1Kх16, 2Kх8, 4Kх4, 16Kх1 - это совершенно разные схемы, хотя объем каждой из этих БИС 16K бит. Количество ячеек ПЗУ - m определяет количество адресных линий - n : m=2n или n=log2m. У перечисленных выше БИС число адресных линий соответственно будет: 10, 11, 12, 14.

Быстродействие ПЗУ определяется временем выборки, т.е. временем с момента подачи адреса до момента появления на выходе БИС достоверной информации из ячейки, адрес которой подан на адресные входы. Время выборки современных БИС ПЗУ от десятков до сотен наносекунд.

Потребляемая мощность БИС ПЗУ составляет десятки - сотни милливатт.

Выходные линии данных БИС при отсутствии разрешающего сигнала на входе OE (Output Enable) находятся в третьем состоянии, т.е. отключены от шины данных.

      1. Построение блоков памяти на БИС ПЗУ.


При проектировании вычислительных систем могут возникнуть различные ситуации в зависимости от требуемой организации блока ПЗУ системы и имеющихся в наличии БИС ПЗУ.

Обозначим через M х P организацию блока, а организацию БИС через m х p. Тогда три возможные ситуации можно описать так:

  1. M<=m, P<=p;

  2. M

  3. M>p, P>p;

В первом случае блок состоит из одной БИС и единственная задача при этом - разместить блок ПЗУ в заданом месте адресного пространства системы.

Пример 3.1. Построить блок ПЗУ с организацией 2K*8 и начальным адресом Aнач = = 0000H на БИС ПЗУ 2K*8 для системы с 16 разрядной шиной адреса (n=16).

Для облегчения построения логики выбора блока напишем в двоичной системе счисления начальный Aнач и конечный Aкон адреса блока:




A15

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0




Aнач.

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0000H

Aкон.

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

07FFH

Очевидно старшие пять разрядов адреса A15-A11 являются одинаковыми для всех 2048 ячеек блока. Они и определяют место блока в адресном пространстве. При n = 16 адресное пространство равно 64K и блок с организацией 2K х 8 может быть размещен в нем на 32 различных местах. Кроме пяти старших разрядов адреса логика выбора должна контролировать сигнал чтения памяти MR (Memory Read) на шине управления. Активный уровень этого сигнала “0”.

Одна из возможных схем для этого случая показана на рис. 3.15, а.

Пример 3.2 Построить блок ПЗУ с организацией 16K*8 и Aнач = 8000H на БИС ПЗУ 2K*8 всистеме с n = 16.




A15

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0




Aнач.

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

8000H

Aкон.

1

0

1

1

0

1

1

1

1

1

1

1

1

1

1

1

BFFFH


В этом случае блок можно разместить четырьмя различными способами и его место определяется разрядами A15 и A14.

Очевидно блок будет состоять из 8 БИС 2K х 8 и для того, чтобы обратиться к конкретной ячейке надо обеспечить выбор блока разрядами A15, A14, выбор одной из восьми БИС разрядами A13, A12, A11 и наконец выбор ячейки в выбраной БИС разрядами A10, A9, …, A0.

Одна из возможных схем для этого случая показана на рис. 3.16.



Рис.3.15. Блок ПЗУ для примера 3.1.



Рис.3.16. Блок ПЗУ для примера 3.2.
Пример 3.3 Построить блок ПЗУ с организацией 8K*16 и Aнач = C000H на БИС ПЗУ 2K*8 в системе с n = 16.

В этом случае сначала строится секция (страница) блока с рарядностью равной размерности блока и количеством ячеек равным количеству ячеек БИС ПЗУ, т.е. 2K*16 из двух 2K*8. После этого задача решается как в примере 3.2, если рассматривать страницу как новую БИС.
      1. Применение ПЗУ для реализации произвольных логических функций.


Одно из интересных применений ПЗУ - реализация произвольных логических функций . Для этого входные переменные подаются на адресные входы , а в соответствующие ячейки ПЗУ записываются значения функций . Так на ПЗУ с организацией 2K*8 можно реализовать восемь функций от десяти и менее аргументов , причем не требуется минимизировать функции . Сводная таблица истинности заданных функций и является картой заполнения ПЗУ .

Использовать ПЗУ целесообразно , когда преобразованию подлежат почти все комбинации входных переменных , а общее число переменных больше шести - восьми . Если в заданных для реализации функциях используется сравнительно малая доля всех возможных входных комбинаций , то рациональнее применять программируемые логические матрицы (ПЛМ) .

    1. 1   ...   6   7   8   9   10   11   12   13   14


написать администратору сайта