Лекции по цифровой электронике. Логические функции и логические элементы
 Скачать 2.34 Mb.
|
Оперативные запоминающие устройства (ОЗУ)Оперативная память (Random Access Memory – RAM), т.е. память с произвольным доступом, используется центральным процессором для совместного хранения данных и исполняемого программного кода. По принципам хранения информации ОЗУ можно разделить на статические и динамические. Оперативную память можно рассматривать как некий набор ячеек, каждая из которых может хранить один информационный бит. В статических ОЗУ ячейки построены на различных вариантах триггеров. После записи бита в такую ячейку она может сохранять его сколь угодно долго – необходимо только наличие питания. Отсюда и название памяти – статическая, т.е. пребывающая в неизменном состоянии. Достоинством статической памяти является ее быстродействие, а недостатками – высокое энергопотребление и низкая удельная плотность данных, поскольку одна триггерная ячейка состоит из нескольких транзисторов и, следовательно, занимает на кристалле немало места. К примеру, микросхема емкостью 4 Мбит состояла бы более чем из 24 млн. транзисторов, потребляя соответствующую мощность. В динамических ОЗУ элементарная ячейка представляет собой конденсатор, выполненный по КМОП – технологии. Такой конденсатор способен в течение нескольких миллисекунд сохранять электрический заряд, наличие которого можно ассоциировать с информационным битом. При записи логической единицы в ячейку памяти конденсатор заряжается, при записи нуля – разряжается. При считывании данных конденсатор разряжается, и если его заряд был ненулевым, то на выходе схемы считывания устанавливается единичное значение. Процесс считывания (обращения к ячейке) сочетается с восстановлением (регенерацией ) заряда. Если обращения к ячейке не происходит в течение длительного времени, то конденсатор за счет токов утечки разряжается и информация теряется. Для компенсации утечки заряда периодически циклически обращаются к ячейкам памяти, т.к. каждое обращение восстанавливает прежний заряд конденсатора. К достоинствам динамической памяти относятся высокая плотность размещения данных и низкое энергопотребление, а к недостаткам – низкое быстродействие по сравнению со статической памятью. В настоящее время динамическая память (Dynamic RAM – DRAM) используется в качестве оперативной памяти компьютера, а статическая память (Static RAM – SRAM)- для создания высокоскоростной кэш – памяти процессора. Микросхемы динамической памяти организованы в виде квадратной матрицы, причем пересечение строки и столбца матрицы задает одну из элементарных ячеек. При обращении к той или иной ячейке нужно задать адрес нужной строки и столбца. Задание адреса строки происходит, когда на входы микросхемы подается специальный стробирующий импульс RAS (Raw Address Strobe), а задание адреса столбца – при подаче импульса CAS (Column Address Strobe). Импульсы RAS и CAS подаются последовательно друг за другом по мультиплексированной шине адреса. Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек, т.е. достаточно циклически перебрать все строки. 4.4.2. Построение блоков ОЗУВ инженерной практике блоки ОЗУ приходится строить, главным образом, при проектировании или модификации микропроцессорных управляющих устройств. В этом случае блок обычно имеет небольшую емкость (порядка нескольких Кбайт) и строится на статических ОЗУ, например, серии К537. Методика построения блоков ОЗУ при этом практически не отличается от методики построения блоков ПЗУ, изложенной в 3.4.2. Разница лишь в том, что ОЗУ, кроме режимов чтения и хранения, имеют режим записи. Поэтому при адресации ОЗУ надо кроме управляющего сигнала MR (чтение ЗУ) ввести в логику выбора сигнал MW (запись в ОЗУ). Для этого сигнала БИС ОЗУ имеют специальный вход. Рекомендуемая литература 1. Р.Токхейм «Основы цифровой электроники»-М., Мир 1988 2.Н.В.Воробьев, В.Д.Вернер «Элементная база и схемотехника средств сопряжения» М., Высшая школа, 1984 СОДЕРЖАНИЕ 1 1. Логические функции и логические элементы. 1 1.1. Основные понятия 1 1.2. Представление информации физическими сигналами. 1 1.3. Логические функции. 2 1.4. Законы алгебры логики 4 1.5. Произвольные функции и логические схемы 4 1.6. Минимизация функций 5 1. Интегральные логические элементы. 11 1.1. Характеристики ЛЭ. 11 1.2. Серии ЛЭ. 11 1.3. Правила схемного включения ЛЭ. 13 1.4. ЛЭ с тремя состояниями выхода 14 1.5. Этапы построения (синтеза) комбинационной схемы. 14 2. Типовые комбинационные устройства 17 1.6. Преобразователи кодов (ПК) 17 3.1.1 Дешифраторы. 17 3.1.2. Шифраторы 22 3.1.3. Преобразование произвольных кодов. 22 1.7. Коммутаторы. 23 1.7.1. Мультиплексоры. 23 1.7.2. Демультиплексоры. 25 1.8. Арифметические устройства. 25 1.8.1. Сумматоры. 26 1.8.2. Цифровые компараторы. 27 1.8.3. Контроль четности 27 1.9. Постоянные запоминающие устройства. 28 1.9.1. Параметры ПЗУ. 29 1.9.2. Построение блоков памяти на БИС ПЗУ. 29 1.9.3. Применение ПЗУ для реализации произвольных логических функций. 31 1.10. Программируемые логические матрицы. 31 3. Последовательностные схемы 32 1.11. Триггеры 32 4.1.1 RS-триггер 32 4.1.2. D - триггер типа «защелка» 34 4.1.3. Двухступенчатые триггеры 35 4.1.4. Асинхронные входы триггеров 37 4.2. Регистры 37 4.2.1. Параллельные регистры 37 4.2.2. Регистровая память 38 4.2.3. Сдвигающие регистры 39 4.3. Счетчики 40 4.3.1. Общие понятия 40 4.3.2. Асинхронные счетчики 41 4.3.3. Синхронные счетчики 42 4.3.4. Интегральные счетчики. 42 4.3.5. Счетчики с различными коэффициентами пересчета. 44 4.3.6. Применение счетчиков 45 4.4. Оперативные запоминающие устройства (ОЗУ) 45 4.4.1. Разновидности оперативной памяти 45 4.4.2. Построение блоков ОЗУ 46 |