Мендл М. 200 избранных схем электроники. Матью Мэндл 200 избранных схем электроники редакция литературы по информатике и электронике 1978 PrenticeHall, Inc
 Скачать 2.25 Mb.
|
|
Глава 8 ЦИФРОВЫЕ СХЕМЫ 8.1. Общие положения При построении систем управления производственными процессами, аппаратуры телефонных станций, блоков вычислительных и счетных машин, связной радиоэлектронной аппаратуры (радиоприемников, телевизоров и т.д.) используются различные вентильные и переключающие схемы. Эти специальные схемы выполняют логические функции в арифметических, запоминающих и других устройствах вычислительных машин, микропроцессоров, телефонных станций и других систем. Имеется ограниченное число базовых логических электронных переключателей и вентилей, однако их различные комбинации позволяют получить многие другие схемы, на основе которых можно построить вычислительную машину, автоматизированную систему управления производственными процессами или спроектировать оборудование телефонных сетей. Обработка цифровых и других данных в цифровых вычислительных машинах производится при помощи схем, имеющих в процессе работы два состояния: включено или выключено. Эти два состояния можно реализовать достаточно просто и надежно, причем переключение из одного состояния в другое может осуществляться очень быстро. Промежуточные значения проводимости, характерные для работы усилителей низкой и высокой частоты, в логических схемах не используются, поскольку присвоение определенных цифровых значений величинам проводимости транзистора практически невозможно из-за проблем, связанных с обеспечением надежности работы, стандартизации и совместимости схем. Поэтому для представления единицы и нуля в соответствии с выражениями булевой алгебры используются состояния схемы включено и выключено, причем состояние единица- (1) соответствует истинному высказыванию (ИСТИНА), а состояние нуль (0) — ложному высказыванию (ЛОЖЬ). Как будет показано в данной главе, эти состояния позволяют сформулировать определенные логические утверждения для различных комбинаций схем, связанных с переключением и выполнением логических функций. Триггер, схема которого описывается в разд. 8.2, является элементом памяти состояний нуль и единица; в процессе работы триггер переключается из одного состояния в другое, сохраняя полученное состояние неизменным до переключения. Схемы, реализующие логические функции при подаче импульсов на их входы, имеют такие необычные названия, как вентили И, ИЛИ и НЕ в соответствии с выполняемыми логическими операциями И, ИЛИ и НЕ. Схемы такого типа рассматриваются в данной главе. 8.2. Статический триггер Триггер Иклз-Джордана не является релаксационным генератором, поскольку для получения выходных сигналов он запускается входным импульсом. Триггер имеет два устойчивых состояния. Он находит широкое применение в аппаратуре управления производственными процессами, в вычислительных машинах, электронных счетчиках и других системах дискретного действия. Рис. 8.1. Схема триггера. На рис. 8.1 показана одна из схем построения триггера на двух р — n — р-транзисторах. В этой схеме к двум коллекторам через резисторы R 1 и R 4 подается отрицательное напряжение. Необходимое отрицательное напряжение .смещения в цепи эмиттеров создается на резисторе Re благодаря протеканию через него тока эмиттера какого-нибудь одного открытого транзистора Т 1 или Т 2 . Изменение напряжения на резисторе R 6 сводится к минимуму благодаря шунтирующему действию конденсатора С 3 . Наличие цепи R&C 3 стабилизирует характеристики транзисторов (см. разд. 1.1). В момент включения напряжения источника питания один из транзисторов начинает проводить раньше и сильнее другого даже при достаточно хорошей симметрии схемы. Если, например, первым начинает проводить транзистор T 1 , то на резисторе Ri образуется падение напряжения, вследствие чего отрицательный потенциал коллектора транзистора Т 1 уменьшается. Этот потенциал приложен также к базе транзистора Т 2 , и поэтому прямое смещение этого транзистора уменьшается, что вызывает уменьшение его проводимости. С уменьшением проводимости транзистора Т 2 отрицательный потенциал его коллектора возрастает, что приводит к росту отрицательного потенциала на базе транзистора Т 1 . Этот потенциал увеличивает прямое смещение транзистора T 1 , благодаря чему еще больше возрастает его проводимость и соответственно возрастает падение напряжения на R 1 и еще больше уменьшается отрицательный потенциал коллектора. Последнее еще больше уменьшает прямое смещение Т 2 и его проводимость, что приводит к дальнейшему увеличению отрицательного потенциала коллектора Т 2 и к дополнительному увеличению прямого смещения (отрицательного потенциала) на базе транзистора Т 1 . В результате протекания процессов в течение короткого интервала времени транзистор Тг оказывается в полностью проводящем состоянии (состоянии насыщения), а транзистор Т 2 — закрытым. Такое устойчивое состояние будет сохраняться до тех пор, пока к резистору Rs не будет приложен запускающий импульс. Запускающий импульс должен иметь положительную полярность, причем при его подаче увеличивается положительный потенциал на базе каждого транзистора. Однако транзистор Т 2 уже закрыт, и положительный потенциал (обратное смещение) не оказывает на него действия. Для транзистора же Т 1 положительный потенциал, приложенный к его базе, создает обратное смещение, запирающее транзистор. При запертом транзисторе падение напряжения на резисторе R 1 не образуется, и отрицательный потенциал коллектора транзистора Т г становится равным напряжению источника питания. Так как коллектор транзистора Ti через резистор R 2 связан с базой транзистора Г 2 , то высокий отрицательный потенциал, приложенный к базе транзистора Т 2 , создает значительное прямое смещение, отпирающее транзистор. В этом случае на резисторе R 4 , включенном последовательно с коллектором транзистора Т 2 , появляется большое падение напряжения, в результате чего отрицательный потенциал коллектора падает до низкого значения. Поэтому отрицательное напряжение, приложенное к базе транзистора T 1 через резистор R 3 , также уменьшается, что поддерживает транзистор T 1 в закрытом состоянии. Таким образом, транзистор Т 1 полностью запирается, а транзистор Т 2 находится в состоянии насыщения. Это состояние является устойчивым. По приходе следующего положительного импульса на R 5 осуществляется переброс схемы и ее возврат в исходное состояние, при котором транзистор T 1 оказывается в состоянии насыщения, а транзистор Т 2 заперт. Изменения выходного напряжения при подаче запускающих импульсов получаются на коллекторах обоих транзисторов, что может быть использовано, например, для запуска других триггеров. Вследствие того что выходное напряжение с приходом каждого запускающего импульса изменяет свою полярность, по- следовательно с С 4 можно включить диод с тем, чтобы в последующий каскад передавались только положительные импульсы тока. Поэтому один выходной импульс получается на каждые два входных запускающих импульса. Характеристики схемы позволяют использовать ряд каскадов триггеров в качестве счетного устройства, а также для деления частоты следования импульсов в 2 п раз, где n— число последовательно соединенных триггеров. Если один из триггеров служит для запуска другого, то последовательный диод в выходной цепи не нужен, поскольку диоды Д1 и Д 2 , называемые входными, пропускают к базам только положительные импульсы. 8.3. Схема ИЛИ Логической схемой ИЛИ называется схема с одним выходом и любым числом входов, когда выходной сигнал образуется в результате .воздействия входного сигнала иа один или несколько входов схемы. На рис. 8.2, а показана типичная схема (вентиль) ИЛИ, выполненная на диодах. На схеме изображены три входа, хотя можно использовать только два входа или же добавить другие входы. Такой вентиль ИЛИ не нуждается в источнике питания, поскольку для обеспечения проводимости диодов подаются входные сигналы соответствующей полярности. Когда к входу A прикладывается положительное (по отношению к земле) напряжение или импульс, диод Д] становится проводящим. Возникающий при этом ток создает на резисторе падение напряжения, представляющее выходной сигнал. Таким образом, при подаче импульса на вход А возникает выходной- импульс. Такой же результат получается при подаче импульса на вход В или С. Если импульсы напряжения; одинаковой высоты приложены к двум или трем входам одновременно, выходной сигнал практически не отличается от рассмотренного. Таким образом, один и тот же выходной сигнал образуется при воздействии сигнала на вход Л, ИЛИ на вход В, ИЛИ на вход С, ИЛИ на два, ИЛИ на все три входа. Вместо использования положительного сигнала (импульса), соответствующего логической единице, или логическому высказыванию ИСТИНА, может использоваться импульс отрицательной полярности. В этом случае диоды, показанные на рис. 8.2, а, должны быть включены в обратном направлении. (Если для представления логической 1 выбраны положительные сигналы, то сигналы отрицательной полярности, а также состояние отсутствия сигнала представляются 0. Аналогично этому использование логической 1 для отрицательных сигналов означает соответствие 0 положительных сигналов, а также состояния отсутствия сигнала.) Рис. 8.2. Схемы ИЛИ и их условные обозначения. На рис. 8.2,6 показана схема ИЛИ, реализованная на транзисторах, включенных с объединенным эмиттером. Для увеличения числа входов можно использовать три или более транзистора. На оба коллектора подается положительное напряжение, создающее обратное смещение коллекторных переходов. При отсутствии входных сигналов транзисторы практически заперты и выходной сигнал отсутствует. Однако, когда к входу А при- кладывается импульс положительной полярности, транзистор Т 1 отпирается. Возникает ток эмиттера, который протекает через резистор в цепи эмиттера и создает на этом резисторе падение напряжения, являющееся выходным сигналом. Аналогично импульс положительной полярности на входе В также приводит к появлению выходного сигнала, поскольку в этом случае отпирается транзистор Т 2 . Как и в случае схемы, показанной на рис. 8.2, а, при одновременном воздействии сигналов на оба входа также возникает выходной сигнал, что соответствует логической функции ИЛИ. На рис. 8.2,в — д показаны условные обозначения схемы ИЛИ с различным числом входов (2, 3 и 5) [В отечественной научно-технической литературе используются другие обозначения схемы ИЛИ. — Прим. ред.]. Булева алгебра, упомянутая в разд. 8.1, является разделом математики; она описывает поведение переключающих логических схем и в символическом виде выражает соотношения между состояниями таких схем. В булевой алгебре знак + используется для обозначения функции ИЛИ — логического сложения. Поэтому выражение А + В в действительности обозначает А ИЛИ В, а вовсе не указывает на арифметическое сложение. Можно производить логическое сложение нескольких величин, например А + В + + С + D [Чтобы отличать логическую схему от арифметической, используется специальный символ логического сложения V- Тогда приведенное здесь выражение будет выглядеть следующим образом: A\/B\/C\/D. — Прим. ред.]. Как отмечалось выше, логическим состояниям ИСТИНА (И) и ЛОЖЬ (Л) соответствуют два значения логической величины. Логическая сумма двух логических величин может принимать значения, указанные в табл. 8.1 — 8.3. Таблица 8.1 0 + 0 = 0 A + 0 = 1 0 + B = 1 A + B = 1 Таблица 8.2 Л + Л = Л И + Л = И Л + И = Л И + И = И Таблица 8.3 0 + 0 = 0 1 + 0 = 1 0 + 1 =1 1 + 1 = 1 При большем числе логических слагаемых возможны соотношения: 0+0 + 0 = 0; 0 + 1+0=1 и т. д. 8.4. Схемы ИЛИ-НЕ, И, И-НЕ Выходной импульс можно снимать не с эмиттерного повторителя (рис. 8.2,6), а с коллекторной цепи транзистора с заземленным эмиттером (рис. 8.3, а). Однако в этом случае фазы выходного и входного сигналов отличаются на 180°. Поэтому положительный импульс на входе вызывает на выходе импульс отрицательной полярности. Такая логическая схема, подобная: схеме ИЛИ, но отличающаяся от последней тем, что входной и выходной сигналы находятся в противофазе, называется схемой ИЛИ-НЕ. Рис. 8.3. Схемы ИЛИ-НЕ (а), И и И-НЕ (б) и условные обозначения схем ИЛИ-НЕ (б), И (г) и И- НЕ (дне). На рис. 8.3,в показано символическое изображение схемы ИЛИ-НЕ. Маленький кружок у выхода обозначает инверсию сигнала. В данном случае, если A = 1, то сигнал на выходе соответствует 0. На рис. 8.3,6 показана другая логическая схема, в которой два n — р — n-транзистора образуют каскад совпадения. Здесь для получения выходного импульса необходимо совпадение во времени входных импульсов. Обратите внимание на то, что эмиттер транзистора Т 1 включен последовательно с коллектором транзистора Т 2 . Следовательно, в цепях эмиттер — коллектор нет тока, если оба транзистора ,не открыты одновременно. Поэтому если, например, на транзистор TI поступает положительный импульс, а на вход транзистора Т 2 положительный импульс не подается, то цепь протекания коллекторных токов оказывается разорванной и выходной сигнал отсутствует. То же самое имеет место, если импульс поступает лишь на вход В. Таблица 8.4 Входы Выход А В с D 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 Если импульсы подаются на оба входа одновременно, каждый транзистор получает необходимое прямое смещение и оказывается проводящим, благодаря чему цепь протекания коллекторных токов замыкается. Если выходной сигнал снимается с резистора в цепи эмиттера транзистора Тч, то выполняемая логическая операция называется операцией И, а логическая схема — соответственно схемой (вентилем) И по той причине, что для получения выходного импульса необходима подача импульсов на оба входа А и В. При трехвходовой схеме И для возникновения выходного импульса, соответствующего логической единице, понадобилось бы приложение импульсов на все три входа, поскольку все три транзистора были бы включены последовательно. Если выходной сигнал снимается с коллектора транзистора Ti, то подаваемый на его вход сигнал инвертируется. Поскольку в этом случае полярность выходного сигнала не совпадает с полярностью входных сигналов, выполняемая при этом логическая операция называется И-НЕ; такое же название присваивается логической схеме. Функция И обозначается в логических выражениях знаком умножения [В качестве знака логического умножения используется также специальный символ /\. — Прим. ред.]. Поэтому логическое соотношение D=A- B выражает логическую операцию И, а не арифметическое умножение одной величины на другую. Символ умножения иногда опускают, и операция логического умножения обозначается как АВ или ABC. На рис. 8.3,г показано условное обозначение схемы И, а на рис. 8.3,д и е — обозначения схем И-НЕ с разным числом входов [В отечественной литературе используются другие условные обозначения схем И и И-НЕ. — Прим. ред.]. Таблица 8.4 представляет собой таблицу истинности схемы И с тремя входами, выражающую логическую операцию D = A*B*C. Как показано в этой таблице, для получения выходного сигнала необходимо совпадение во времени сигналов на всех трех входах. 8.5. Сложные логические схемы Отдельные вентили с определенными характеристиками комбинируют разными способами для выполнения различных логических операций, удовлетворяющих заданным алгоритмам, а также для трассировки, повторной трассировки, шунтирования, инвертирования и стробирования сигналов. Одна из логических схем представлена на рис. 8.4,а, где транзистор Т 1 образует схему ИЛИ вместе со схемой И, включающей транзисторы Т 2 и Т 3 . Обратите внимание на то, что транзисторы T 2 и T 3 включены последовательно и оба лараллельны транзистору Т 1 . Так как выходной сигнал снимают с объединенных цепей коллекторов, здесь имеет место обычное инвертирование сигнала. Поэтому вместо функций И и ИЛИ реализуются функции И-НЕ и ИЛИ-НЕ, и сигналы на выходе являются инвертированными. Операцию инвертирования, выражающую логическую операцию отрицания (НЕ), обозначают чертой над логической величиной (A=НЕ А) или над логическим выражением [А + +8С = НЕ (А + ВС)]. На рис. 8.4,6 дано символическое изображение логической схемы, показанной на рис. 8.4, а. Простота условного изображения позволяет легко понять выполняемую логическую операцию независимо от путей ее технической реализации: на основе диодов, транзисторов или комбинации резисторов, транзисторов и диодов. В частности, схема показанная на рис. 8.4, а, выполнена на базе резисторно-транзисторной логики. 8.6. Резисторно-транзисторные и диодно-транзисторные логические схемы Как показано на рис. 8.5, а, сигналы на базовый вход транзистора логической схемы могут подаваться через резисторы нескольких входов схемы. Такая схема выполняет функцию ИЛИ, поскольку при наличии сигнала на одном или нескольких входах получается выходной сигнал. Схема выполнена на полевом транзисторе с общим истоком, поэтому фаза сигнала, снимаемого в цепи стока, противоположна фазе входного сигнала. Следовательно, .логическая операция ИЛИ инвертируется .и определяется выражением А + В + С. .Рис. 8.4. Сложная логическая схема. Если к выходу этой схемы подключить для инвертирования сигнала дополнительный усилитель (с общим эмиттером или общим истоком), то такая схемная комбинация обеспечивает выполнение операции ИЛИ, выражаемой как Л + Б + С. Такой фазоинвертирующий усилитель называется логической схемой НЕ, поскольку выходной сигнал представляет логическую величину, отрицающую логическую величину, соответствующую входному сигналу. Символическое обозначение схемы НЕ — треугольник с небольшим кружком на выходе для указания на процесс инвертирования (см. рис. 8.5, а); предполагается, что схема НЕ выполняет операцию инвертирования входного сигнала, но усиление этого сигнала не обязательно. Например, трансформатор с коэффициентом передачи, равным единице, реализует функцию НЕ без усиления; эту же функцию может выполнять и транзисторная схема с коэффициентом усиления, равным единице. Схему с подачей на вход транзистора сигналов через рези-сторы называют резисторно-транзисторной логической схемой (РТЛ). Подача сигналов может также осуществляться через диоды (рис. 8.5,6). Такая схемная комбинация носит название диодно-транзисторной логики (ДТЛ). Рис. 8.5. Схемы РТЛ и ДТЛ. Рис. 8.6. Схемы ИЛИ-НЕ и И-НЕ на МОП-транзисторах. На рис. 8.6, а показана диодно-транзисторная логическая схема на полевом МОП-транзисторе. Данная логическая схема имеет четыре входа с диодами, которые иногда называются входными, поскольку они пропускают импульсы только определенной полярности, создавая тем самым однонаправленный путь для токов входных сигналов. Вследствие однонаправленных характеристик диодов образуется развязка между схемами формирования входных сигналов и входом МОП-транзистора. На рис. 8.6, б показана схема И-НЕ с двумя входами на МОП-транзисторах, которая по выполняемой функции аналогична транзисторной схеме И-НЕ (рис. 8.3,6). 8.7. Логика с непосредственными связями Для упрощения логической схемы с многими входами транзисторы иногда включают непосредственным образом (рис. 8.7, а). Такую логику называют непосредственно-связанной диодно-транзисторной логики (ДТЛ). Обратите внимание на параллельное включение транзисторов. Схема с такой параллельной конфигурацией выполняет функцию ИЛИ-НЕ (рис. 8.7,6). Сигнал на входе одной или нескольких баз транзисторов левой группы отпирает соответствующие транзисторы, поскольку импульс положительной полярности создает прямое смещение n — р — n-транзистора. Когда один (или несколько) из этих транзисторов отпирается и входит в насыщенное состояние, на выходе образуется практически короткое замыкание вследствие очень малого полного сопротивления насыщенного транзистора. В этом случае падение напряжения на резисторе R 1 равно напряжению источника, а коллекторы оказываются под потенциалом земли. Поэтому к базам последующих транзисторов двух раздельных схем ИЛИ прикладывается нулевое напряжение, вследствие чего эти транзисторы не отпираются. При отсутствии положительных сигналов на базах всех остальных транзисторов эти транзисторы оказываются запертыми. В этом случае падения напряжений на резисторах R 2 и Rз практически равны нулю и напряжения сигналов на выходах 1 и 2 равны напряжениям источников питания, причем их полярность совпадает с полярностью входного сигнала. Это объясняется инвертированием сигналов схемами ИЛИ, поскольку здесь используются транзисторы, включенные по схеме с общим эмиттером. Поэтому, как показано на рис. 8.7,6, выходной импульс первой схемы ИЛИ имеет отрицательную полярность (точнее, его величина почти равна нулю). Когда этот сигнал поступает на входы последующих схем ИЛИ, он вновь инвертируется, так что полярность и форма сигналов на выходе соответствуют полярности и форме исходного сигнала. Рис. 8.7. Логическая схема с непосредственными связями. Если хотя бы на один из других входов схем ИЛИ, расположенных справа на рисунке, подать сигналы положительной полярности, то на выходах этих схем сигналы будут иметь обратную полярность (точнее, выходные сигналы будут практически равны нулю), поскольку они повторно не инвертируются. 6.8. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ Для вентилей И, И-НЕ и др. удобно использовать символы, поскольку они позволяют более наглядно представлять входные и выходные логические сигналы и рабочие характеристики таких вентилей. Поэтому, хотя и известны различные способы реализации схемы ИЛИ (на диодах, резисторах и диодах, на транзисторах), для их обозначения используется один символ. Иногда используемую комбинацию логических схем можно представить одним символом, определяющим все свойства комбинированной сложной схемы, что делает ненужным изображение четырех, пяти или даже большего числа символических обозначений отдельных схем, применяемых для реализации некоторой операции. Примером может служить полусумматор, схема которого показана на рис. 8.8. По существу полусумматор состоит из схемы ИЛИ и двух схем И, одна из которых имеет инвертированный вход. Последняя схема является схемой ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ (ЗАПРЕТ). Эти три логические схемы связаны между собой, как показано на рис. 8.8, а, хотя для индикации комбинации схем И и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, но без выхода для цифры переноса часто используют один символ, изображенный на рис. 8.8, б. Этот символ соответствует схеме ИСКЛЮЧАЮЩЕЕ ИЛИ [Эта логическая схема известна под названием схемы неравнозначности или двухвходовой суммы суммирования по модулю 2. — Прим. ред.]. Если после схемы, показанной на рис. 8.8,6, следует инвертор (рис. 8.8, в), то получаем схему ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ (схема эквивалентности или равнозначности), символ которой изображен на рис.8.8,г. Полные сумматоры (последовательного типа) могут быть получены путем использования двух полусумматоров, показанных на рис. 8.8, а. Полусумматоры применяются также для целей переключений и для преобразования кодов. Рис. 8.8. Полусумматор (а) и условные обозначения схем ИСКЛЮЧАЮЩЕЕ ИЛИ (б), НЕ (в) и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ (г). Если на .входы схемы ИЛИ поступают два импульса, то они одновременно появятся и на схеме И. Тогда на выходе этой схемы И возникает импульс, который поступает на вход схемы ЗАПРЕТ и закрывает эту схему, препятствуя вводу сигналов от схемы ИЛИ. Следовательно, логика работы данной схемы такова: когда на обоих входах схемы ИЛИ действуют 1, то на выходе «Сумма» появляется 0, а на выходе «Перенос» — 1. Таблица 8.5 А в Сумма Перенос 0 0 0 0 1 0 1 0 0 1 1 0 1 1 0 1 При подаче импульса только на один какой-нибудь вход схемы ИЛИ импульс запрета не формируется. В этом случае импульс, соответствующий 1, образуется только на выходе «Сумма». Выполняемая логическая операция соответствует правилу двоичного сложения 1 + 1 = 10 (двоичное число два). Поэтому, если на входах А и В действуют единичные сигналы, то выходной сигнал на выходе «Сумма» соответствует 0 (импульс отсутствует), но возникает импульс переноса на выходе «Перенос» представляемый 1 старшего разряда в двоичном числе 10. Рис. 8.9. Преобразователь кода Грея в двоичный код. На основе описания данной логической схемы может быть составлена таблица истинности (табл. 8.5), иллюстрирующая операции, выполняемые схемой (полусумматором). Комбинацию схем ИСКЛЮЧАЮЩЕЕ ИЛИ можно использовать для преобразования кода Грея в двоичный код (рис. 8.9). Код Грея называют также циклическим кодом или кодом с минимальными ошибками. Код Грея широко применяется в вычислительных и управляющих системах, поскольку при этом уменьшаются случайные ошибки в дроцессе работы. Это объясняется тем, что по мере возрастания чисел в коде Грея в некоторый момент времени изменяется только одна цифра. В двоичном коде это не так (табл. 8.6). В преобразователе, показанном на рис. 8.9, количество логических схем ИСКЛЮЧАЮЩЕЕ ИЛИ равно количеству разрядов преобразуемых чисел. Предположим, что слева в схему вводится число в коде Грея 1010 (01010). [Заметим, что на выходах схем сигнала переноса не образуется (1 + 1=0).] Нуль, цо-ступающий на верхний вход схемы А, передается и на выход, поскольку вход непосредственно соединен с выходом. При по- даче 1 на нижний вход схемы А на выходе этой схемы также формируется 1. Но выход этой схемы связан с входом схемы В. Поскольку на нижний вход схемы В сигнал не поступает (подается сигнал, соответствующий нулю), на выходе формируется 1. Эта 1 подается на верхний вход схемы С и так как на нижний вход этой схемы также поступает 1, то на ее выходе получаем 0. Аналогично этому, поскольку на входы схемы D сигналы не поступают (подаются нули) , то на выходе также получается 0. Таким образом, число 1010 в коде Грея преобра- зуется в двоичное число 1100 (табл. 8.6). Таблица 8.6 Десятичное число Двоичный код Код Грея 0 0000 0000 1 0001 0001 2 0010 0011 3 0011 0010 4 0100 0110 5 0101 0111 6 0110 0101 7 0111 0100 8 1000 1100 9 1001 1101 10 1010 1111 11 1011 1110 12 1100 1010 Рис. 8.10. Схема считывания двоичного числа в прямом и обратном кодах. 8.9. Представление двоичного числа в прямом HI обратном кодах В вычислительных машинах часто используются числа в обратном и дополнительном кодах. Так, например, код 0101 является обратным кодом двоичного числа 1010, а 1010 — обратный код числа 0101 и т. д., т. е. процесс преобразования прямого кода в обратный состоит в замене 1 на 0 и 0 на 1 [Указанные здесь операции преобразования кодов относятся только к отрицательным числам, так как у положительных чисел прямой, обратный и дополнительный коды совпадают. Для получения дополнительного кода числа; следует к его обратному коду добавить единицу младшего разряда числа, — Прим. ред.]. На рис. 8.10 изображена схема .считывания двоичного числа, записанного в триггерах регистра (число триггеров равно числу разрядов двоичного числа), в прямом или обратном коде. Схема состоит из комбинации двухвходовых схем И и ИЛИ. Работой схем И управляют два управляющих импульса, подаваемых на две раздельные шины. На верхнюю шину подается импульс, действующий при считывании числа в обратном коде, а на нижнюю шину поступает импульс, действующий при считывании числа в прямом коде. Каждый триггер связан с парой схем И, причем основной выход триггера Q подается на вход той схемы И, которая связана с нижней шиной, а инверсный выход Q соединен со схемой И, связанной с .верхней шиной. Пусть производится считывание двоичного числа в обратном коде и какой-нибудь из триггеров находится в нулевом состоянии (Q = 0), тогда Q=l и при подаче управляющего импульса на верхнюю шину срабатывает схема И, связанная с выходом Q=l, а на выходе схемы ИЛИ возникает сигнал 1. Если же в триггере записано число Q = l, то, поскольку при этом Q = 0, связанная с этим выходом схема И не срабатывает и на выходе схемы ИЛИ фиксируется сигнал ,0. При считывании числа в прямом коде управляющий импульс подается на нижнюю шину и поэтому сигнал 1 получается на выходах только тех схем И, которые связаны с выходами Q=l; эти значения фиксируются и на выходах соответствующих схем ИЛИ. На выходах же схем И, которые связаны с выходами Q = 0, образуется сигнал 0, который .повторяется и на соответствующих выходах схем ИЛИ. |