0_МПиИСТС_Все главы. Микропроцессоры и интерфейсные средства транспортных средств
 Скачать 10.01 Mb.
|
|
Минобрнауки россии государственное образовательное учреждение высшего профессионального образования московский государственный индустриальный университет институт дистанционного образования К.А. Палагута Микропроцессоры и интерфейсные средства транспортных средств Учебное пособие Москва 2011 Рассмотрены вопросы организации, функционирования и программирования микропроцессоров, а также базовая информация об интерфейсах. Представлены универсальные микропроцессоры и программируемые логические интегральные схемы. Приводятся программные модели микропроцессоров и микроконтроллеров, особенности ассемблеров нескольких микропроцессоров. Предназначено для студентов, обучающихся по специальности 220301 (210300) «Автоматизация технологических процессов и производств в машиностроении» специализации 46 «Автоматические и электронные системы транспортных средств» дистанционной и очной форм обучения, и может быть использовано в курсах «Микропроцессоры и интерфейсные средства транспортных средств», «Микропроцессорные системы управления транспортных средств». Оглавление Предисловие 9 Введение 10 Глава 1. Микропроцессор (МП), микропроцессорная система (МПС), основные понятия 12 1.1 Определение микропроцессора, классификация МП 12 1.2 Микропроцессорный комплект (МПК) 14 1.3 Микропроцессорная система 14 1.4 Линия, шина, магистраль 17 1.5 Типы магистралей 18 1.6 Шина адреса, раздельные и объединенные адресные пространства памяти и устройств ввода-вывода 19 1.7 Шина данных 20 1.8 Шина управления 22 1.9 Архитектура и структура микропроцессора 24 1.10 CISC и RISC процессоры, конвейерное выполнение команд программы 28 1.11 Конвейерная обработка данных 30 1.12 Контрольные вопросы и задания 33 Глава 2 Режимы работы МПС 34 2.1 Режим обмена данными под управлением процессора 34 2.2 Режим ПДП 36 2.3 Режим прерывания 42 2.4 Контрольные вопросы и задания 57 Глава 3. Реализация и организация памяти МП 58 3.1. Виды запоминающих устройств (ЗУ) 58 3.2. Кэш-память 63 3.3. Когерентность, механизмы сквозной и обратной записи 66 3.4. Алгоритмы обновления содержимого заполненных строк, снуппинг 67 3.5. Организация памяти 70 3.6. Внешние ЗУ 74 3.7. Контрольные вопросы и задания 76 Глава 4. Микропроцессор КР580ВМ80А (Intel 8080) 78 4.1 Структура МП К580ВМ80 78 4.2 Основные технические характеристики МП КР580ВМ80А 80 4.3 Регистровая модель МП К580ВМ80 80 4.4 Классификация команд МП КР580ВМ80А 85 4.5 Команды пересылки (перемещения) данных 88 4.5.1 Пересылка из регистра в регистр 88 4.5.2 Непосредственная пересылка 89 4.5.3 Непосредственная загрузка пары регистров 90 4.5.4 Запоминание/загрузка аккумулятора и пары HL 91 4.5.5 Ввод из пары регистров в стек 97 4.5.6 Ввод А и F в стек 98 4.5.7 Выбор из стека пары регистров 99 4.5.8 Выбор (A) и (F) из стека 100 4.5.9 Обмен данными 101 4.5.10 Пересылка НL 102 4.6 Приращение / отрицательное приращение 103 4.6.1 Приращение/отрицательное приращение регистра 103 4.6.2 Приращение пары регистров 106 4.6.3 Отрицательное приращение пары регистров 106 4.7 Арифметические и логические операции 107 4.7.1 Арифметические операции над (A) и (r) 108 4.7.2 Арифметические операции с непосредственной адресацией 112 4.7.3 Сложение содержимого пар регистров 115 4.7.4 Логические операции над (А) и (r) 117 4.7.5 Логические операции с непосредственной адресацией 119 4.7.6 Операции сравнения 120 4.7.7 Операции циклического сдвига (а). 121 4.7.8 Дополнение аккумулятора 123 4.8 Команды перехода и вызова подпрограмм 124 4.8.1 Команды переходов 124 4.8.2 Команды вызова подпрограмм и возврата из подпрограмм 127 4.9 Команды ввода – вывода 132 4.9.1 Ввод данных из входного порта 133 4.9.2 Вывод данных в выходной порт 133 4.10 Команды управления 133 4.10.1 Рестарт (повторный запуск) 133 4.10.2 Изменение (Тс) 134 4.10.3 Управление прерываниями 135 4.10.4 Двоично-десятичная коррекция 135 4.10.5 Пустая операция 136 4.10.6 Останов 136 4.11 Микропроцессор INTEL8085 137 4.11.1 Архитектура МП INTEL8085 137 4.11.2 Регистры МП Intel 8085 139 4.11.3 Ввод и вывод последовательных данных 139 4.12 Контрольные вопросы и задания 141 Глава 5. Микропроцессор К1810ВМ86 (Intel 8086) 144 5.1. Устройство и работа микропроцессора Intel 8086 (K1810BM86) 144 5.1.1. Структура микропроцессора Intel 8086 144 5.1.2. Режимы работы микропроцессора 147 5.1.3. Структура минимально укомплектованной системы на базе микропроцессора К1810ВМ86 147 5.1.4. Структура системы средней сложности на базе микропроцессора К1810ВМ86 150 5.2. Программная модель микропроцессора Intel 8086 152 5.2.1. Пользовательские регистры 153 5.2.2. Регистры общего назначения 154 5.2.3. Сегментные регистры 155 5.2.4. Регистры состояния и управления 156 5.3. Формирование физического адреса в микропроцессоре Intel 8086 159 5.4 Способы адресации микропроцессора 160 5.5 Контрольные вопросы и задания 163 Глава 6. Микропроцессоры Intel от 80186 до Pentium 4 165 6.1. Архитектура микропроцессоров 80186/80188 170 6.2. Микропроцессор 80286 173 6.2.1 Аппаратные особенности 173 6.2.2 Система команд 176 6.2.3. Виртуальная память 179 6.3. Микропроцессоры 80386 и 80486 180 6.3.1. Микропроцессор 80386 181 6.4. Микропроцессоры Pentium и Pentium Pro 190 6.5. Специальные регистры микропроцессора Pentium 195 6.6. Управление памятью микропроцессора Pentium 199 6.7. Новые команды микропроцессора Pentium 204 6.8. Специальные особенности микропроцессора Pentium Pro 207 6.9. Микропроцессоры Pentium II, Pentium III и Pentium 4 208 6.9.1. Сопряжение с памятью 211 6.9.2. Набор регистров 211 6.11 Контрольные вопросы и задания 213 Глава 7. Микропроцессор К1801ВМ1, магистраль Q-bus 215 7.1 Микропроцессор К1801ВМ1 215 7.1.1 Структурная схема микропроцессора К1801ВМ1 215 7.1.2 Основные технические характеристики 216 7.1.3 Регистровая модель микропроцессора 217 7.1.4 Адресное пространство 219 7.1.5 Формат команд 221 7.1.6 Методы адресации 224 7.2. Системная магистраль Q-Bus 237 7.2.1 Временная диаграмма цикла ВВОД 238 7.2 2 Временная диаграмма цикла ВЫВОД 240 7.2.3 Цикл ВВОД-ПАУЗА-ВЫВОД 241 7.2.4 Временная диаграмма предоставления прямого доступа к памяти 242 7.2.5 Временная диаграмма прерывания 243 7.3 Контрольные вопросы и задания 245 Глава 8. Понятие и задачи интерфейса 246 8.1 Интерфейс 246 8.2 Селекция магистралей 247 8.2.1 Схемы централизованной селекции 248 8.2.2 Схемы децентрализованной селекции 252 8.3 Синхронизация обмена по магистрали 255 8.4 Координация взаимодействия устройств на магистрали 259 8.5 Контрольные вопросы и задания 260 Глава 9. Интерфейсные блоки для магистралей ISA и Q-bus 262 9.1 ISA 262 9.2. Порядок обмена по системной магистрали ISA 264 9.2.1. Особенности магистрали ISA 265 9.2.2. Сигналы магистрали ISA 269 9.2.3. Циклы магистрали ISA 281 9.3 Разработка устройств сопряжения для ISA 286 9.3.1. Проектирование аппаратуры для сопряжения с ISA 288 9.4 Разработка устройств сопряжения для Q-bus 312 9.5 Контрольные вопросы и задания 315 Глава 10. Промышленные интерфейсы. Сетевые протоколы в автомобиле 316 10.1 Промышленные Fieldbus (полевые) сети 316 10.1.1 Модель OSI (Open System Interconnection) (ISO/OSI) для стандартов. 317 10.1.2 Локальная сеть на основе интерфейса RS-485, объединяющая несколько приемо-передатчиков. 318 10.2 Этапы развития fieldbus технологий 320 10.3 Сетевые протоколы в автомобиле 322 10.4 Контрольные вопросы и задания 332 Глава 11. Интегральные схемы программируемой логики (ИС ПЛ) 334 11.1. Классификация ИС программируемой логики 334 11.2. Конструктивно-технологические типы современных программируемых элементов 337 11.3. Области применения микросхем с программируемой логикой 341 11.4 Системные свойства ИС ПЛ 344 11.5 Типовые схемотехнические решения 344 11.6 Приемы дополнительной обработки сигнала 346 11.7 Организация двунаправленных выводов 346 11.8 Схема программирования типа выхода ячейки (введение триггера) 347 11.9 FPGA (программируемые пользователем вентильные матрицы) 348 11.10. Полные ресурсы межсоединений в микросхемах CPLD 351 11.11 Контрольные вопросы и задания 355 Заключение 357 Глоссарий 358 Список литературы 377 |