Цифровые устройства и микропроцессоры - 6 Делать. Министерство науки и образования Республики Казахстан СевероКазахстанский государственный университет им. М. Козыбаева Кафедра радиоэлектронных и телекоммуникационных систем задания к расчётнографической работе и методические указания по её выполнению по дисциплинам "Цифровые устройства и микропро
 Скачать 160 Kb.
|
|
Министерство науки и образования Республики Казахстан Северо-Казахстанский государственный университет им. М. Козыбаева Кафедра радиоэлектронных и телекоммуникационных систем ЗАДАНИЯ К РАСЧЁТНО-ГРАФИЧЕСКОЙ РАБОТЕ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ЕЁ ВЫПОЛНЕНИЮ по дисциплинам "Цифровые устройства и микропроцессоры", "Цифровые устройства и основы вычислительной техники" и "Основы цифровых устройств и вычислительной техники" для студентов специальностей 380340 - "Радиотехника", 380240 "Многоканальные телекоммуникационные системы" и 340140 "Приборостроение, монтаж и наладка приборов систем автоматизации" дневной, заочной и ускоренной форм обучения Петропавловск 2005 г Составил: ст. преподаватель Еднерал Андрей Романович. Рецензент: к.т.н., доцент Абильмажинов Б.М. Расчётно-графическая работа имеет целью применение и закрепление знаний по основам цифровой техники и состоит из двух заданий. ЗАДАНИЕ 1В форме таблицы истинности (см. таблицу 1) задана булева функция четырех переменных: Fij = F(X1,X2,X3,X4). Требуется записать совершенную дизъюнктивную нормальную форму функции СДНФ; нанести функцию на карту Карно, с помощью которой выполнить склеивание слагаемых (минтермов); полученную форму (дизъюнктивную нормальную форму, ДHФ) перевести в заданный логический базис; изобразить комбинационную логическую схему, реализующую полученное выражение функции; определить время задержки логической схемы. Таблица истинности, определяющая булеву функцию, записана в сокращенном виде - перечислены наборы значений аргументов, на которых функция принимает единичное значение, на остальных наборах функция равна нулю; каждый набор изображен десятичным числом, например, 0 = 0000, 3 = 0011, 12 = 1100 и т.д. Булева функция Fij задана двумя своими слагаемыми, Fij = Fi v Fj, где i - предпоследняя j - последняя цифры номера студенческого билета; таким образом, если две последние цифры номера билета - 03, то (см. таблицу вариантов) Fi = F0 = 2, 4, 6; Fj = F 3 = 9, 10, 11, и вариант - F 03 = 2, 4, 6, 9, 10, 11. Логический базис для схемной реализации функции определяется четностью номера билета: для четных номеров - И-HЕ, для нечетных номеров - ИЛИ-HЕ. Таблица 1 Таблица вариантов к заданию 1 контрольной работы
Методические указания к выполнению задания 1Математической основой комбинационных цифровых схем служит булева алгебра - по имени английского математика XIX века Джорджа Буля, ее основоположника. Булева алгебра исследует логические или двоичные переменные и функции, называемые также булевыми, такие, множество значений которых состоит из двух элементов {0, I}. Будем обозначать исходные или независимые булевы переменные, аргументы буквами - Xi, а булевы функции - Уj: Уj = Fi (X1, X2, ..., Xn) (1) Булевы функции (БФ) одной или двух переменных (булевы операции) являются элементарными базовыми функциями наподобие операций сложения, умножения в алгебре. Эти функции имеют специальные названия, отвечающие их смыслу, и обозначения; функции определяются таблицами их значений при всех наборах значений аргументов, так называемыми таблицами истинности. В таблице 2 определены функции одного аргумента, в таблице 3 - двух аргументов. Таблица 2 Булевы функции (операции) одного аргумента
Таблица 3 Булевы функции (операции) двух аргументов
Для конъюнкции и дизъюнкции имеются другие, эквивалентные обозначения: У1 = X1 * X2 = X1 X2 = X1 & X2 У2 = X1 X2 = X1 + X2 Применение последнего обозначения требует осторожности, если в тексте приходится различать дизъюнкцию булевых переменных и сложение алгебраических переменных или чисел. Справедливы следующие законы или тождества булевой алгебры: X + 1 = 1, X + 0 = X, X * 1 = X, X * 0 = 0. X + X = X; X * X = X закон равносильности (идемпотентности)  закон противоречия закон исключенного третьего закон двойного отрицанияX1 + X2 = X2 + X1 закон коммутативности (переместительности) X1 * X2 = X2 * X1 X1 + X2 + X3 = X1 + (X2 + X3) = (X1 + X2) + X3 закон сочетательности X1 * X2 * X3 = X1 * (X2 * X3) = (X1 * X2) * X3 (ассоциативности) X1 + (X2 * X3) = (X1 + X2) * (X1 + X3) закон распределительности X1 * (X2 + X3) = (X1 * X2) + (X1 * X3) (дистрибутивности)  закон инверсии (закон де Моргана) X1 * X2 + X1 * X2 = X1 операция склеивания (X1 + X2) * (X1 + X2) = X1 X1 + X1 * X2 = X1 операция поглощения X1 * (X1 + X2) = X1 Законы булевой алгебры можно проверить, составляя таблицы истинности для левой и правой частей и сравнивая функции соответствующих строк таблиц - они должны совпадать. Законы булевой алгебры используются при равносильных преобразованиях выражений функций, в частности, для их упрощения, минимизации. Упрощение выражения БФ - это уменьшение числа переменных в нем. Например, законы равносильности, противоречия, исключенного третьего, операций склеивания и поглощения непосредственно ведут к упрощению выражений. Всякая неизбыточная совокупность булевых операций из таблицы 2 и таблицы 3, позволяющая выразить любую БФ (1), т.е. функционально полная совокупность булевых операций, называется базисом или логическим базисом. Доказано, что базисом являются: 1) И, ИЛИ, НЕ; 2) штрих Шеффера (операция И-НЕ); 3) стрелка Пирса (операция ИЛИ-НЕ). Пусть БФ У1 = F1 (X1, X2, X3) задана набором У1 = 0, 1, 3, 5, 7 или следующей таблицей истинности:
Она может быть выражена аналитически в базисе И, ИЛИ, HЕ:  Это так называемая совершенная дизъюнктивная нормальная форма БФ, СДНФ; каждое слагаемое этой формы называется минтермом. Упростим (минимизируем) выражение для У1 с помощью тождеств булевой алгебры. Пользуясь законом ассоциативности и операцией склеивания, получим: т.е. Это - дизъюнктивная нормальная форма БФ (ДHФ), слагаемые этой формы называются импликантами. Применив к импликантам операцию склеивания, и операцию поглощения получим минимальную форму Теперь можно получить выражение БФ в других базисах с помощью законов инверсии и двойного отрицания: - в базисе И-HЕ, - в базисе ИЛИ-HЕ, Имеется технический прием минимизации, упрощающий поиск склеиваемых минтермов, - метод карт (диаграмм) Вейча - Карно. Карта Карно - это прямоугольная таблица, перечисляющая в определенной форме минтермы БФ. У БФ n - переменных может быть до 2n минтермов, поэтому карта Карно содержит 2n клеток, за каждой из них закреплен один определенный минтерм. На рис.1 показана идея закрепления минтермов за клетками карты. X3 +--------------------------+ +------------+--------------------------+------------- ¦ - ¦ ¦ - ¦ - - ¦ ¦ ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ ¦ X2 ¦ ¦ ¦ ¦ ¦ ¦ +------------+------------+-------------+------------+ ¦ - - ¦ - ¦ - - ¦ - - - ¦ ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ X1*X2*X3 ¦ ¦ ¦ ¦ ¦ ¦ +-------------------------+--------------------------+ +-------------------------+ X1 Рис.1. Карта Карно для функций трех переменных (n = 3), распределение минтермов Эта идея обеспечивает размещение склеиваемых минтермов в соседних (смежных) клетках. БФ наносится на карту Карно путем записи "1" в клетки, отвечающие - минтермам СДНФ данной БФ. Например, СДНФ У1, нанесенная на карту Карно, показана на рис.2. X3 +--------------------------+ +------------+--------------------------+------------- ¦ ¦ +- - - - -+- - - - - + ¦ ¦ ¦ ¦ 0 ¦ ¦ 1 ¦ 1 ¦ ¦ 0 ¦ ¦ X2 ¦ ¦ ¦ ¦ ¦ ¦ +------------+--+---------+----------+--+------------+ ¦ ¦ ¦ +- - -+ -+- - - - + ¦ ¦ 0 ¦ ¦ 1 ¦ 1 ¦ 1 ¦ ¦ ¦ +- - - - -+- - -- - -- -+- - - - + ¦ +-------------------------+--------------------------+ +-------------------------+ X1 _ У1 = X3 V X1 * X2 Рис. 2. Нанесение У1 на карту Карно, склеивание. Далее на карте выполняется минимизация, склеивание минтермов. Если имеются "1" в соседних клетках, эти клетки объединяются в прямоугольный контур с 2, 4, 8,... 2n единицами. Каждый контур отображается в ДHФ импликантой из аргументов неизменных в данном контуре, т.е. в нашем примере - X3 и X1*X2, У1 = X3 + X1*X2 На рис. 3 даны другие примеры минимизации. X1 +-------------------------+ +-+-------------------------+--------------------------+ ¦ ¦ + - - - - -+- -- - - - -+- - - - - - -+- - - - + ¦ ¦ ¦ 1 ¦ 1 ¦ 1 ¦ 1 ¦ ¦ ¦ + - - - - -+- -- - - - -+- - - - - - -+- - - - + ¦ X2 ¦ +------------+------------+-------------+------------+-+ ¦ ¦ ¦ +- - - - -+- - - - -+ ¦ ¦ ¦ ¦ ¦ 0 ¦ ¦ 1 ¦ 1 ¦ ¦ 0 ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ +-+------------+--+---------+---------+---+------------¦ ¦ X4 ¦ ¦ ¦ ¦ ¦ ¦ ¦ 0 ¦ ¦ 1 ¦ 1 ¦ ¦ 0 ¦ ¦ ¦ ¦ +- - - - -+- - - - -+ ¦ ¦ ¦ +------------+------------+-------------+------------+-+ ¦ ¦ ¦ ¦ ¦ ¦ 0 ¦ 0 ¦ 0 ¦ 0 ¦ ¦ ¦ ¦ ¦ ¦ +------------+--------------------------+------------+ +--------------------------+ X3 У2 = X3 * X4 + X2 * X4 X1 +-------------------------+ +-+-------------------------+--------------------------+ ¦ ¦ +- - - - -+- -- - - - -+- - - - --- -+- - - - + ¦ X2 ¦ ¦ 1 ¦ 1 ¦ 1 ¦ 1 ¦ ¦ ¦ +- - - - -+- +- - - - -+- - - - -+- -+- - - - + ¦ +-+------------+--+---------+---------+---+------------¦ ¦ ¦ ¦ ¦ ¦ ¦ 0 ¦ ¦ 1 ¦ 1 ¦ ¦ 0 ¦ ¦ ¦ +- - - - -+- - - - -+ ¦ ¦ +------------+--------------------------+------------+ +--------------------------+ X3 У3 = X2 + X3 Рис. 3. Склеивание с помощью карт Карно В интегральных схемах (ИС) БФ реализуются логическими элементами. В различных сериях ИС применяются различные системы логических элементов соответствующих трем базисам, названным выше. Примеры ИС приведены в таблице 4. Таблица 4 +----------------------------------------------------------+ ¦ +--------+ ¦ ¦ ¦ ---¦ & ¦ 1 ¦ ¦ ¦ ¦ ---¦ ¦ ¦ ¦ ¦ ¦ ---¦ ¦ ¦ ¦ система элементов ¦ ¦ +---¦ O---- ¦ ¦ ¦ ---¦ & ¦ ¦ ¦ И-ИЛИ-HЕ ¦ ¦ ---¦ ¦ ¦ ¦ ¦ ¦ ---¦ ¦ ¦ ¦ ¦ ¦ +--------+ ¦ ¦ +------------------------+---------------------------------¦ ¦ +--------+ ¦ ¦ ¦ ---¦ & ¦ ¦ система элементов ¦ ¦ ---¦ O---- ¦ ¦ ¦ ---¦ ¦ ¦ И-HЕ ¦ ¦ +--------+ ¦ ¦ +------------------------+---------------------------------¦ ¦ +--------+ ¦ ¦ ¦ ---¦ 1 ¦ ¦ ¦ ¦ ---¦ ¦ ¦ система элементов ¦ ¦ ---¦ O---- ¦ ¦ ¦ ---¦ ¦ ¦ ИЛИ-HЕ ¦ ¦ ---¦ ¦ ¦ ¦ ¦ +--------+ ¦ ¦ +----------------------------------------------------------+ Наибольшее распространение имеют системы элементов И-HЕ и ИЛИ-HЕ в силу более простой технологии изготовления этих элементов в интегральных схемах. На рис. 1.4 показана логическая схема реализации БФ У1 на системе элементов И-HЕ. +----+ +----+ X1 ---¦ & O------¦ & ¦ +-¦ ¦ ¦ ¦ +----+ +----+ ¦ O------¦ & ¦ +----+ ¦ ¦ ¦ ¦ X2 ---¦ & O------¦ ¦ ¦ ¦ +-¦ ¦ +----+ ¦ O---- У1 +----+ ¦ ¦ +----+ ¦ ¦ X3 ---¦ & +------------------¦ ¦ +-¦ ¦ +----+ +----+ Рис. 4. Реализация булевой функции ------------ _ _ _ У1 = X1 * X2 * X3 Параметр "Время задержки" логической схемы tз определяется максимальным временем задержки сигналов от входов схемы до ее выходов. Время задержки сигнала определяется суммой элементарных задержек в тракте сигнала от входа до выхода. Элементарная задержка есть задержка сигнала на одном логическом элементе, равными tи. Для элементов ЭСЛ tи = 1-10 нс, для элементов ТТЛ tи = 10-30 нс, для элементов КМОП tи = 200-300 нс, для элементов И2Л tи = 5-10 нс. Итак, задание 1 контрольной работы целесообразно выполнять в следующем порядке. 1. Выписать из таблицы вариантов строку единичных наборов (минтермов) функции F ij = Fi V Fj, соответствующих Вашим i и j. 2. Преобразовать каждый набор из условного представления в двоичное и затем в булево в виде минтерма; записать выражение F ij в СДHФ, т.е. в виде дизъюнкции полученных минтермов. 3. Нанести каждый минтерм функции на карту Карно. 4. Определить на карте Карно прямоугольные контуры смежных клеток, записать их булевы выражения, соединить эти выражения в дизъюнкцию (ДHФ). 5. Перевести ДHФ в заданный логический базис. 6. Изобразить полученное выражение функции в виде комбинационной логической схемы. 7. Определить время задержки полученной комбинационной логической схемы. З А Д А H И Е 2Задана микропрограмма (МКПМ), реализуемая микропроцессором или некоторым цифровым устройством при исполнении определенной команды, подаваемой извне. Код команды для каждого варианта задания совпадает с предпоследней цифрой номера студенческого билета (i). Требуется спроектировать устройство управления (УУ) (с "жесткой логикой") на основе регистра и комбинационной логической схемы, реализующее управляющие сигналы для данной микропрограммы, т.е. задающее определенную последовательность сигналов на управляющие шины. В ответ на команду i УУ проходит последовательность состояний, заданных в таблице 5. В состоянии "к" УУ выдает сигналы на управляющие шины с номерами к и j, где j - последняя цифра номера студенческого билета. Общее число управляющих шин 16, они пронумерованы числами 0 - 15. Состояние "кк" устройства означает "конец команды", в этом состоянии сигнала на управляющие шины не выдаются, и состояние устройства не изменяется до следующей команды извне. Определить время задержки УУ, т.е. время от момента выдачи сигнала генератором Г до появления сигналов на управляющих шинах; определить максимальную частоту генератора Г. Таблица 5. Таблица вариантов к заданию 2 контрольной работы +----------------------------------------------------------------+ ¦ Код команды, i(предпоследняя циф- ¦ Последовательность состояний ¦ ра номера студенческого билета) ¦ (к) устройства управления ¦ +----------------------------------+-----------------------------¦ ¦ 0 ¦ 0, 2, 4, 5, 7 КК ¦ +----------------------------------+-----------------------------¦ ¦ 1 ¦ 1, 3, 8, 10 КК ¦ +----------------------------------+-----------------------------¦ ¦ 2 ¦ 2, 4, 11, 15 КК ¦ +----------------------------------+-----------------------------¦ ¦ 3 ¦ 3, 1, 11, 14 КК ¦ +----------------------------------+-----------------------------¦ ¦ 4 ¦ 4, 12, 14, 15 КК ¦ +----------------------------------+-----------------------------¦ ¦ 5 ¦ 5, 2, 3, 9 КК ¦ +----------------------------------+-----------------------------¦ ¦ 6 ¦ 6, 12, 0, 15 КК ¦ +----------------------------------+-----------------------------¦ ¦ 7 ¦ 7, 1, 4, 8 КК ¦ +----------------------------------+-----------------------------¦ ¦ 8 ¦ 8, 2, 10, 12 КК ¦ +----------------------------------+-----------------------------¦ ¦ 9 ¦ 9, 14, 10, 1 КК ¦ +----------------------------------------------------------------+ Методические указания к заданию 2.Проектируемое устройство управления представляет собой цифровой автомат с памятью, выходной логической схемой и обратными связями (ОС) (рис.1.5). Некоторое к-е состояние автомата определяется тем, что в его памяти хранится число "к" в двоичном коде. С приходом каждого очередного тактирующего сигнала (Ф) автомат должен перейти в определенное следующее состояние и выдать сигналы на определенные управляющие шины. За последним состоянием следует остановка автомата положение, в котором он не выдает сигналы и не меняет состояния, то есть "конец команды" (КК). Работа автомата начинается с приходом внешнего запускающего сигнала, назовем его "начало команды" (HК); одновременно с HК извне на автомат подается код команды (i), которую он должен реализовать. регистр дешифратор шифратор управляющий состояний шины --- +-------+ Q4 +-------+ 0 ВХ4 --O S¦ TT ¦ Q4 -- -¦ & ¦ OC ----> - +--+ +--¦ +-- Q3 ¦ ¦ ^ 1 7 -¦ O-¦S ¦ ¦ --¦ ¦ -- ¦ ----> +--+ ¦ ¦ ¦ Q2 ¦ ¦ 10 ¦ 2 Ф ----¦C ¦ ¦ -- -¦ O-----¦ ----> -- +--+ ¦ ¦ ¦ -- Q1 ¦ ¦ ¦ +--+ 3 10 -¦ O-¦R ¦ ¦ Q4 --¦ ¦ ¦ +------¦& О-------> - +--+ +--¦ O-- Ф ¦ ¦ ¦ ¦ +-¦ ¦ 4 9 -----O R¦ ¦ --¦ ¦ ¦ ¦ +--+ ----> +-------+ +-------+ ¦ ¦ 5 Т4 ¦ ¦ ----> -- ¦ ¦ 6 --- +-------+ Q4 +-------+ ¦ ¦ ----> ВХ3 --O S¦ TT ¦ Q3 -- -¦ & ¦ ¦ ¦ +--+ 7 - +--+ +--¦ +-- Q3 ¦ ¦ ¦+-+------¦& О-------> 3 -¦ O-¦S ¦ ¦ --¦ ¦ - ¦¦ ¦ +-¦ ¦ 8 +--+ ¦ ¦ ¦ Q2 ¦ ¦ 3 ¦¦ ¦ +--+ ----> Ф ----¦C ¦ ¦ --¦ O-----++-¦ +--+ 9 - +--+ ¦ ¦ ¦ -- Q1 ¦ ¦ ¦ ¦¦ ¦ +----¦& О-------> 7 -¦ O-¦R ¦ ¦ Q3 --¦ ¦ ¦ ¦¦ ¦ ¦ +-¦ ¦ - +--+ +--¦ O-- Ф ¦ ¦ V ¦¦ ¦ ¦ +--+ 9 ----O R¦ ¦ --¦ ¦ OC ¦¦ ¦ ¦ +--+ 10 +-------+ +-------+ ++-+-+----¦& О-------> Т3 ¦ ¦ ¦¦ +-¦ ¦ -- ¦ ¦ ¦¦ +--+ --- +-------+ Q4 +-------+ ¦ ¦ ¦¦ +---+ ВХ2 --O S¦ TT ¦ Q2 -¦ & ¦ ¦ ¦ ¦+--¦& ¦ 11 +--¦ +-- Q3 ¦ ¦ ¦ +-+---¦ O-------> -¦S ¦ ¦ --¦ ¦ - +----+---¦ ¦ 12 ¦ ¦ ¦ Q2 ¦ ¦ 7 ¦ +---¦ ¦ ----> Ф ----¦C ¦ ¦ -¦ O-----¦ ¦ +---+ 13 - +--+ ¦ ¦ ¦ -- Q1 ¦ ¦ ¦ ¦ ----> 7 -¦ O-¦R ¦ ¦ Q2 --¦ ¦ ¦ ¦ 14 - +--+ +--¦ O-- Ф ¦ ¦ V ¦ ----> 9 ----O R¦ ¦ --¦ ¦ OC ¦ 15 +-------+ +-------+ ¦ ----> Т2 ¦ --- +-------+ Q4 +-------+ OC ¦ ВХ1 --O S¦ TT ¦ Q1 -- -¦ & ¦ ^ ¦ -- +--+ +--¦ +-- Q3 ¦ ¦ ¦ ¦ 10 -¦ O-¦S ¦ ¦ -- -¦ ¦ - ¦ ¦ +--+ ¦ ¦ ¦ Q2 ¦ ¦ 9 ¦ ¦ Ф ----¦C ¦ ¦ -¦ O------------+ ¦ ¦ ¦ -- Q1 ¦ ¦ -¦R ¦ ¦ Q1 --¦ ¦ - +--¦ O-- Ф ¦ ¦ 9 --O R¦ ¦ --¦ ¦ +-------+ +-------+ Т1 +--------+ +---+ +---+ Ф HK ---------¦S¦ +--------¦& О----¦ & О---> ¦ ¦ Ту ¦ +-¦ ¦ +-¦ ¦ +-+ ¦ ¦ ¦ ¦ +---+ +---+ G ---¦ O---¦R¦ ¦ ¦ +-+ +--------+ +---+ ¦ Г ¦ +---+ Рис. 5. Примерная схема проектируемого устройства управления. Таким образом, реализация команды устройством управления- это последовательность из нескольких тактов автомата, начинающихся с HК кода команды i и заканчивающаяся остановкой автомата в положении КК. При переходе в каждое состояние этой последовательности автомат выдает на управляющие шины определенную комбинацию сигналов. Переход автомата в заданное следующее состояние из данного текущего состояния обеспечивается цепями обратной связи, сигналы обратной связи обеспечивают запись в память автомата кода нового состояния. Выдача сигналов на управляющие шины обеспечивается комбинационной логической схемой, на которую подается код состояния автомата и выходы которой соединены постоянно с определенными управляющими шинами 0-15. Общее число различных состояний автомата равно числу управляющих шин, т.е. равно 16, следовательно, позиционный код состояния автомата есть четырехразрядное число. log 16 = 4. Отсюда следует, что код состояния можно хранить на регистре, состоящим из четырех, например, двухтактных RS-триггеров. Функции обратных связей и выходной логической схемы целесообразно реализовать по схеме дешифрации состояний автомата и последующей шифрации их в соответствии с требуемыми выходными сигналами (рис.I.5). Как известно, дешифратор преобразует позиционный код, подаваемый на вход, в унитарный (одноэлементный) код на выходе; другими словами, при подаче на вход дешифратора значения кода на выходе его выбирается (возбуждается) всегда единственный из выходов, соответствующий данному значению. Следовательно, любой из выходов дешифратора выбирается при единственном значении кода на регистре состояний, например: -- ------------- 10 = Ф Q1 Q2 Q3 Q4 - ------------- 3 = Ф Q1 Q2 Q3 Q4 и т.д. Шифратор управляется выходами дешифратора и подаст свои выходные сигналы на управляющие шины. Например, элемент И-HЕ, коммутированный с управляющей шиной "II", реализует функцию : -------------- == = = = II = 10 * 3 * 7 * 9 = 10 + 3 + 7 + 9 = 10 + 3 + 7 + 9 т.е. шифратор собирает на каждую управляющую шину сигналы состояний автомата, в которых на данной шине должен быть единичный сигнал. Рассмотрим пример проектирования устройства управления. Пусть по команде с кодом i = I0 устройство управления должно принимать последовательность состояний I0,3,7,9, КК и i = II. Изобразим алгоритм работы устройства управления в виде таблицы 6. Таблица 6. Табличное задание алгоритма работы устройства управления i = I0, j = II +-------------------------------------------------------------+ ¦ ТЕКУЩЕЕ СОСТОЯНИЕ ¦ 10 ¦ 3 ¦ 7 ¦ 9 ¦ ¦ ¦ 1010 ¦ 0011 ¦ 0111 ¦ 1001 ¦ ¦ ¦ 2 ¦ 2 ¦ 2 ¦ 2 ¦ +-------------------+----------+----------+---------+---------¦ ¦ СИГНАЛЫ HА ВЫХОД- ¦ ¦ ¦ ¦ ¦ ¦ HЫХ ШИНАХ УПРАВ - ¦ 10,11 ¦ 3,11 ¦ 7,11 ¦ 9,11 ¦ ¦ ЛЕHИЯ ¦ ¦ ¦ ¦ ¦ +-------------------+----------+----------+---------+---------¦ ¦ СЛЕДУЮЩИЕ СОСТОЯ- ¦ 3 ¦ 7 ¦ 9 ¦ КК ¦ ¦ HИЕ ¦ 0011 ¦ 0111 ¦ 1001 ¦ ¦ ¦ ¦ 2 ¦ 2 ¦ 2 ¦ ¦ +-------------------+----------+----------+---------+---------¦ ¦ СИГНАЛЫ ОБРАТНОЙ ¦ ¦ ¦ ¦ ¦ ¦ СВЯЗИ ¦ R4 , S1 ¦ S3 ¦ S4,R3,R2¦ KK ¦ ¦ ¦ ¦ ¦ ¦ ¦ +-------------------------------------------------------------+ В таблице 6. состояния автомата записаны в десятичном и одновременно в двоичном коде. Из сравнения двоичных кодов текущего и следующего состояний определяются сигналы обратной связи, которые необходимо выдать. Например, из сравнения текущего 1010 и следующего 0011 кодов состояний видно, что, чтобы получить следующее состояние из текущего, необходимо и достаточно поставить триггер Т4 в "0" состояние, триггер ТI в "1" состояние и остальные триггеры сохранить в их состоянии, т.е. сигналы обратной связи должны подать "1" на входы R4 и S1, на остальных входах триггеров должны сохраниться "0". Аналогично определены сигналы обратной связи на других шагах алгоритма устройства управления (таблица 5.). Примерная схема устройства управления приведена на рис. 5. Здесь имеется регистр состояний автомата, содержащий триггеры 1 - 4, первый триггер предназначен для хранения младшего разряда кода состояний, второй - второго и т.д. Дешифратор состояний построен на элементах И-HЕ по матричной схеме, выходы дешифратора используются для формирования сигналов обратной связи (ОС) и через шифратор подаются на управляющие шины 0 - 15. Регистр состояний и комбинационная логическая схема дешифратор-шифратор синхронизируется серией сигналов Ф генератора Г. Допустим, перед очередным сигналом Ф произойдет выбор выхода 3 дешифратора- на выходе 3 появится "0", на остальных выходах сохранится "1", вследствие этого после шифратора появится "1" на третьей и 11-й управляющих шинах и сохраняется "0"- на остальных. Сигналы обратной связи подаются с выходов на входы триггеров регистра, а также триггера управления (Ту). Причем, как видно из схемы, сигналы обратной связи перед входами триггеров инвертируются, поэтому из состояния "3" на входы триггеров (S, R) поступит единичный сигнал только с выхода дешифратора 3, с остальных выходов поступят нулевые сигналы. Как видно, сигнал 3 подается на вход S3, следовательно, Т3 встает в состояние "I", остальные триггеры сохранят прежнее состояние, т.е. на регистре образуется код 0III, как требуется по алгоритму. Из последнего текущего состояния, I00I, устройство выдает сигналы на 9,11 управляющие шины, по цепи обратной связи устанавливает все триггеры регистра в "0" по асинхронным входам R и устанавливает в "0" триггер управления Т у. Этим пресекается доступ синхронизирующих сигналов Ф в устройство, регистр подготовлен к приему кода следующей команды. На этом заканчивается цикл устройства управления, т.е. цикл выдачи микрокоманд микропрограммы на управляющие шины. Новый цикл устройства управления начинается подачей кода команды на регистр состояния код команды B X4, B X3, B X2, B X1 подается на асинхронные входы S, одновременно внешняя схема подает сигнал "начало команды" НК, который принимается в устройстве на вход S Ту, тем самым включается канал выдачи синхронизирующих сигналов Ф в устройство управления. Параметр "время задержки УУ" t 3 определяет максимальным временем задержки сигнала от точки "выход генератора Г" до управляющих шин. Время задержки сигнала определяется длиной проходимого им тракта; длиной тракта, l называется число элементов, проходимых сигналом последовательно. Величину задержки, вносимой каждым элементом тракта, будем считать постоянной, обозначим ее tи. Тогда искомое tз = l mах * tи, где l мах- длина тракта максимальной длины. Максимальная частота генератора f мах определяется минимально допустимым интервалом времени t мin между соседними сигналами генератора. Сигнал генератора вызывает переключение в схеме автомата, следующий сигнал генератора допустимо выдавать не ранее, чем переключение произойдет полностью; действительно, состояние автомата отображается сигналами Q и Q триггеров регистра, если переключение не закончено, эти сигналы имеют случайные значения, и с приходом сигнала генератора Ф дешифратор выдает случайный результат. Интервал t min состоит из следующих компонентов: t min = t з ос + t н min + t ф где t з ос- время задержки устройства по цепи обратной связи; оно определяется так же, как t з (I.5), причем l мах- длина тракта обратной связи с максимальной длиной; t н min- минимально необходимая длина импульса (сигнала), обеспечивающая надежную работу элементов, триггеров; определяется системой элементов, положим t н min = t н. t ф- длительность переходного процесса (фронта) триггера также определяется системой элементов. Должно быть t min > t з + tи н, в противном случае следует принять в качестве минимального периода генератора величину t з + tи н. Принять в расчетах, что устройство управления на элементах ТТЛ и tи = 10 нс, tи н = 30 нс, tи ф = 30 нс. Итак, рекомендуется следующий порядок проектирования устройства управления: 1. Из таблицы 4 выписать свой вариант команды; 2. Построить табличный алгоритм устройства наподобие таблицы 6; 3. Начертить схему устройства по типу рисунка 5; 4. Выполнить оценки временных параметров. |