Отчет по лабораторной работе Построение многоразрядных комбинационных сумматоров

• Название: Отчет по лабораторной работе Построение многоразрядных комбинационных сумматоров
• Дата: 25.12.2018
• Размер: 193.5 Kb.
• Имя файла: lr24.doc
• Тип: Отчет; #61890

государственное автономное профессиональное образовательное учреждение

Чувашской Республики «Межрегиональный центр компетенций – Чебоксарский электромеханический колледж»

Министерства образования и молодежной политики Чувашской Республики

Дисциплина МДК 01.01 Цифровая схемотехника

ОТЧЕТ

по лабораторной работе

Построение многоразрядных комбинационных сумматоров

_{ЛР.Кс1-16.26.МДК01.01.ОТ}

	Выполнил студент			3		курса, группы		Кс1-16
	Шарафутдинова Анна Юрьевна
	(Фамилия И.О.)
	(подпись) (чч.мм.гггг)
	Преподаватель		Ведина Полина Александровна
	(Фамилия И.О.)
Защищена
	(чч.мм.гггг)
с оценкой
Подпись							Ведина П.А.
	(подпись) (расшифровка подписи)

2018

Цель работы:

Изучение принципа работы многоразрядных комбинационных сумматоров.

Выполнение работы:

1. 
   Последовательный многоразрядный сумматор состоит из оноразрядного сумматора на входы а и в которого из сдвигающих регистров, в которых хранятся n-разрядные числа А и В, подаются по тактам разряд за разрядом коды этих чисел, начиная с младшего разряда.
   

Сформированная сумма накапливается в сдвигающем регистре суммы. Возникающий перенос с задержкой на элементе задержки на один такт поступает на вход сумматора только в следующем такте, когда на входы а и в будут поданы следующие разряды чисел А и В.

2. 
   Комбинационная схема четырехразрядного двоичного сумматора с последовательным переносом (см. рисунок 1).
   

Рисунок 1 – Комбинационная схема четырехразрядного двоичного сумматора с последовательным переносом

3. 
   Сумматоры с параллельным переносом не имеют последовательного распространения переноса вдоль разрядной сетки. Во всех разрядах результаты вырабатываются одновременно, параллельно во времени. Сигналы переноса для данного разряда формируются специальными схемами, на входы которых поступают все переменные, необходимые для выработки переноса, т.е. те, от которых зависит его наличие или отсутствие.
   
4. 
   Уравнения функций формирования признака переноса:
   

с0=a0*b0*С_вх*h0

c1=a1*b1* a0*b0*h1* С_вх*h1*h0

c2=a2*b2*a1*b1*h2*a0*b0*h1*h2* С_вх*h2*h1*h0

с3=a3*b3*a2*b2*h3*a1*b1*h2*h3*a0*b0*h1*h2*h3* С_вх*h3*h2*h1*h0

c4=a4*b4*a3*b3*h4*a2*b2*h3*h4*a1*b1*h2*h3*h4*a0*b0*h1*h2*h3*h4* С_вх*h4*h3*h2*h1*h0

c5=a5*b5*a4*b4*h5*a3*b3*h4*h5*a2*b2*h3*h4*h5*a1*b1*h2*h3*h4*h5* a0*b0*h1*h2*h3*h4*h5*С_вх*h5*h4*h3*h2*h1*h0

c6=a6*b6*a5*b5*h6*a4*b4*h5*h6*a3*b3*h4*h5*h6*a2*b2*h3*h4*h5*h6*a1*b1*h2*h3*h4*h5*h6*a0*b0*h1*h2*h3*h4*h5*h6*С_вх*h6*h5*h4*h3*h2*h1*h0

5. 
   Комбинационная схема шестиразрядного двоичного сумматора с параллельным переносом (см. рисунок 2).
   

Рисунок 2 – Схема шестиразрядного двоичного сумматора с параллельным переносом

6. 
   Схема восьмиразрядного комбинационного двоичного сумматора с последовательным переносом на интегральных микросхемах (см. рисунок 3).
   

Рисунок 3 – Схема восьмиразрядного комбинационного двоичного сумматора с последовательным переносом на интегральных микросхемах

Вывод

Разобрали принципы работы многоразрядных комбинационных сумматоров.

С помощью схемы рассмотрели работу четырехразрядного двоичного сумматора с последовательным переносом, шестиразрядного двоичного сумматора с параллельным переносом и восьмиразрядного комбинационного двоичного сумматора с последовательным переносом на интегральных микросхемах.

Закрепили знания о сумматорах.