курсач по микропроцам. Саратовский государственный технический университет балаковский институт техники технологии и управления
 Скачать 1.95 Mb.
|
 Рисунок 3 – Распределение адресного пространства РПП Распределение адресного пространства ПЗУ показано на рисунке 3. Нулевой адрес ПЗУ определяет начало выполнения программы ОМК после сброса. Младшие адреса (003Н, 00ВН, 013Н, 01ВН. 023Н) являются начальными адресами подпрограмм обработки прерывании. 2.1.2 Оперативное запоминающее устройство или резидентная память данных (РПД). Состоит из двух областей (рисунок 4). Первая область - ОЗУ данных с информационной емкостью 128x8 бит расположена по адресам 0 – 7FH. Вторая область - регистры специальных функций (SFR, Special Function Registers) — по адресам 80Н—FFН. Резидентная память данных адресуется 8-разрядными регистрами адреса (РА) или указателем стека (SР) (см. рисунок 1). Регистр адреса является программно-недоступным регистром, в который загружается адрес ячейки ОЗУ во время выполнения команд. Регистр SР предназначен для адресации стека, который является частью РПД. Содержимое SР инкрементируется перед запоминанием данных в стеке по командам PUSH и CALL и декрементируется по командам POP и RET. Подобный способ адресации элементов стека называют прединкрементным/постдекрементым. В процессе инициализации ОМК после поступления сигнала RESET в SР автоматически загружается код 07Н. Это означает, что. если программа не переопределяет стек, то первый байт данных в стеке будет расположен в ячейке РПД с адресом 08Н.  Рисунок 4 – Карта адресов памяти данных Резидентная память данных, равно как и РПП, может быть расширена до 64 Кбайт подключением внешних БИС. 2.1.3 Блок управления. Состоит из генератора (Г) тактовых сигналов, программно-недоступного регистра команд (РК) и схемы управления и синхронизации (СК и С) (см. рисунок 1). Структурная схема блока управления показана на рисунке 5. Код команды, считанной из РПП записывается в 8-разрядный РК и поступает на дешифратор команд (ДШК), входящий в состав СУ и С. Дешифратор команд формирует 24 – разрядный код, который поступает на программируемую матричу (ПЛМ), а после того – на блок логики управления.  Рисунок 5 – Структурная схема блока управления Блок логики управления на основании декодированного кода команды, внешних управляющих сигналов |