03-Упрощение логических схем (1). Упрощение логических схем
 Скачать 0.68 Mb.
|
1.4. Особенности построения логических схемна реальной элементной базеПри реализации функциональной логической схемы на наборе стандартных ИС (интегральных схем) возможны несовпадения состава элементов, имеющихся для реализации схемы, с составом элементов, необходимых согласно синтезу. Рассмотрим следующие типовые ситуации: наличие у имеющихся элементов «лишних» (неиспользуемых в данном случае) входов; наличие в корпусах ИС лишних элементов; отсутствие у имеющихся элементов необходимого числа входов. 1.4.1. Неиспользуемые входы логических элементов Вопрос о режиме «лишних» входов решается с учетом конкретного типа логики используемых элементов. Пусть, например, нужно получить конъюнкцию (или ее инверсию) пяти переменных. В стандартных сериях нет соответствующих элементов с пятью входами, и придется взять элемент с восемью входами, у которого окажется три «лишних» входа. Принципиально возможно поступить следующим образом: не обращать внимания на «лишние» входы (т.е. оставить их разомкнутыми); присоединить их к задействованным входам; подать на «лишние» входы некоторые константы. С точки зрения логических операций все три возможности правомерны, рисунок 1.11.
Если учитывать особенности той или иной логики элемента, то выбор варианта действий становится определенным. Для КМОП и ТТЛ(Ш) неиспользуемые входы разомкнутыми не оставляют. Для КМОП-элементов это строгая рекомендация, т.к. они имеют очень большие входные сопротивления, и, следовательно, на разомкнутые входы легко наводятся паразитные потенциалы, которые могут изменять работу схемы. Для ТТЛ(Ш)-элементов строгого запрета на оставление разомкнутых входов нет, но так делать не стоит, поскольку пострадают параметры быстродействия элемента. Присоединение «лишних» входов к задействованным для КМОП и ТТЛ(Ш) принципиально возможно, но нежелательно, т.к. это приводит к увеличению нагрузки на источник сигнала, что также сопровождается уменьшением быстродействия источника сигнала. Таким образом, для КМОП и ТТЛ(Ш) режим неиспользуемых входов заключается в подаче на них констант (логических единиц или нулей), не изменяющих работу схемы для задействованных входов. При этом уровни напряжения U1 и U0 для КМОП совпадают с уровнями Uсс (напряжение питания) и «земля», которые и подаются на неиспользуемые входы. У элементов ТТЛ(Ш) уровень U1 на 1,5-2В ниже Uсс , поэтому для предотвращения пробоев неиспользуемые входы подключают к источнику питания Uсс через резистор R (обычная рекомендация: R = 1кОм), причем к одному резистору разрешается подключать до 20 входов. Примеры, иллюстрирующие перечисленные способы подключения неиспользуемых входов ИС, показаны на рисунке 1.12.а. Сигнал логической 1 можно получить от специального элемента, рисунок 1.12.б, причем, если это мощный элемент, то он может иметь коэффициент разветвления до 30.
1.4.2. Режим неиспользуемых логических элементов Поскольку напряжение питания является общим для всего корпуса ИС, то к нему подключены все элементы ИС: как используемые, так и неиспользуемые. Если мощности, потребляемые элементами в состоянии нуля и единицы, не равны, то имеет смысл поставить неиспользуемый элемент в состояние минимальной мощности. Для этого необходимо подать на какой-либо из его входов соответствующую константу. 1.4.3. Наращивание числа входов логических элементов Для элементов И и ИЛИ для получения нужного числа входов берется несколько элементов, выходы которых объединяются далее элементом того же типа, рисунок 1.13.а. Наращивание числа входов для операций И-НЕ и ИЛИ-НЕ, в сущности, производится аналогичным методом, но в схеме появляются дополнительные инверторы, рисунок 1.13.б.
2. САМОСТОЯТЕЛЬНАЯ ПОДГОТОВКА К ВЫПОЛНЕНИЮ ЛАБОРАТОРНОЙ РАБОТЫ Подготовка к выполнению лабораторной работы заключается в письменном ответе на контрольные вопросы, в выполнении индивидуального задания в соответствии с вариантом, указанным преподавателем. 2.1. Контрольные вопросы Объясните принцип построения карты Карно. Нарисуйте карту Карно на 2 переменных. Нарисуйте карту Карно на 3 переменные. Нарисуйте карту Карно на 4 переменные. Объясните особенность минимизации недоопределенных булевых функций. Поставьте значения после знака равенства: Х*1 = ?; Х*0 = ? Поставьте значения после знака равенства: Х+1 = ?; Х+0 = ? Какие входы ИС называются «лишними»? Решить проблему лишних входов для элемента ТТЛ (Ш) И на 4 входа, если задействованы будут только 2. В доказательство привести схему и письменное объяснение с представлением справочных данных. Решить вопрос «лишнего» элемента в корпусах ИС, представленных на рисунке 2.1, если в корпусе НЕ «лишние» элементы имеют выходы 2 и 4; 2 ИЛИ-НЕ – 10; 3И-НЕ – 6; 9И1НЕ – 12. В доказательство привести маркировку интегральных схем из справочной литературы, их УГО с предложенным решением проблемы и письменное объяснение с представлением справочных данных. Осуществить наращивание числа входов ЛЭ: для 7 входных переменных, используя только корпуса интегральной схемы, представленной на рисунке 2.1.б, и для 8 входных переменных, используя только корпуса интегральной схемы, представленной на рисунке 2.1.в.
2.2. Индивидуальные задания Задание 1 1. В соответствии с вариантом, указанным преподавателем, осуществить упрощение логической функции, заданной таблицей истинности 2.1. Упрощение провести по 0 и 1. Определить и записать, в каком случае результирующее логическое выражение окажется проще. 2. Нарисовать принципиальную схему, реализующую упрощенную логическую функцию, используя все корпуса ИС, представленные на рисунке 2.1. Решить типовые ситуации, возникшие в процессе реализации принципиальной схемы на указанных корпусах. 3. Осуществить проверку схемы. Для этого взять любую комбинацию входных данных из таблицы истинности и проверить, соответствует ли значение, полученное на выходе схемы, значению функции F, заданному для этой комбинации в таблице. Процедуру проверки представить в отчете. 4. Осуществить синтез логической схемы и синтез логической схемы в базисе И-НЕ с помощью программы EWB, в соответствии с последовательностью, изложенной в п.1.3. данной лабораторной работы. 5. Сравнить результаты, полученные при ручном синтезе и синтезе с помощью программы EWB. Задание 2 1. В соответствии с заданным вариантом осуществить упрощение частично определенной логической функции, заданной таблицей истинности 2.2. Упрощение провести по 0 и 1. Определить и записать, в каком случае результирующее логическое выражение окажется проще. 2. Привести упрощенную логическую функцию к базисам И-НЕ и ИЛИ-НЕ с помощью алгебры логики, представив всю последовательность преобразований. 3. Нарисовать принципиальные схемы, руководствуясь требованиями ЕСКД. Решить типовые ситуации, возникшие в процессе реализации принципиальных схем в базисах. 3. Осуществить проверку схем. Для этого взять любую комбинацию входных данных из таблицы истинности и проверить, соответствует ли значение, полученное на выходе схемы, значению функции F, заданному для этой комбинации в таблице. Процедуру проверки представить в отчете. Таблица 2.1 – Таблица истинности для выполнения индивидуального задания 1
Таблица 2.2 – Таблица истинности для выполнения индивидуального задания 2
3. ПОРЯДОК ВЫПОЛНЕНИЯ ЛАБОРАТОРНОЙ РАБОТЫ 1. Представить отчет о выполнении индивидуального задания 1. 2. Представить отчет о выполнении индивидуального задания 2 и получить разрешение преподавателя на проверку работоспособности схем на лабораторном макете. 3. Проверить работу одной из схем на лабораторном макете в соответствии с п.3.1. 3.1 Порядок выполнения работы на лабораторном макете ВНИМАНИЕ: включать источник питания можно только после сборки схемы и получения разрешения. Ознакомиться с лабораторным макетом. Адаптировать одну из принципиальных схем (в базисах И-НЕ или ИЛИ-НЕ), выполненную в соответствии с индивидуальным заданием 2, к ЛЭ, присутствующим на лабораторном макете. Адаптированную схему представить в отчете. Собрать схему на лабораторном макете. Подводку входных сигналов (уровень логического 0 или 1) осуществлять от соответствующих клемм макета. При сборке схемы на лабораторном макете использовать светодиоды для контроля истинности. Подключить макет к источнику питания ± 5В. Проверить работу собранной схемы, пользуясь таблицей истинности и контролируя значение функции F при помощи светодиода. Убедиться, что значения функции на комбинациях, помеченных «-», не влияют за работу схемы. Процедуру проверки представить в отчете. | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
