Шпоры. 1. ЭВМ фон Неймана

• Название: 1. ЭВМ фон Неймана
• Анкор: Шпоры.doc
• Дата: 16.07.2018
• Размер: 0.82 Mb.
• Имя файла: Шпоры.doc
• Тип: Документы; #21572
• страница: 2 из 6

10. Логические ИС на биполярных транзисторах

Есть 3 группы. 1 группе относятся логические схемы с передачей выходного тока или напряже­ния на вход нагрузочного элемента. В эту группу входят логические элементы транзи­сторной логики с непосредственной связью, транзисторной логики с резистивнои связью (РТЛ), транзисторной логики с резистивно-емкостной связью (РЕТЛ) и интегральной инжекционной логики (И²Л).

2 группе относятся ИС с логикой на входе (конъюнкция и дизъюнкция) и с пере­дачей входного тока на выход управляющего элемента. В эту группу могут быть включе­ны логические элементы диодно-транзисторной логики (ДТЛ), транзисторно-транзисторной логики (ТТЛ), в том числе ТТЛШ, диодно-транзисторной логики с допол­нительной симметрией (ДСДТЛ), модифицированной диодно-транзисторной логики (МДТЛ) и транзисторной логики с переменным порогом (ППТЛ).

3 группу образуют логические ИС с эмиттерной связью и токовым переключением. К ним относятся элементы эмиттерно-связанной логики (ЭСЛ), эмиттерно-связанной ло­гики с эмиттерным повторителем (ЭЭСЛ), эмиттерно-связанной логики с дополнительной симметрией (ДСЭЛ).

Логические элементы с передачей тока или напряжения

Транзисторная логика с непосредственными связями (ТЛНС) основана на параллельном (или последовательном) соединении транзисторных ключей и использовании общей кол­лекторной нагрузки. Конструктивно транзисторы T1, T2, T3 объединены по кол­лектору и подключены через резистор Rkшине Ek. Входные сигналы подаются на базы транзисторов. Выходы подключены на входы таких же элементов. Схема рассчитывается так, чтобы при подаче высокого напряжения (соответствующей логической 1) на базу одного или нескольких транзисторов происходит насыщение транзисторов и выходной потенциал снижается до низкого уровня — остаточного потенциала U° = Uост выходной потенциал соответствует логическому нулю, и все нагрузочные транзисторы оказываются запертыми. В положительной логике ТЛНС выполняет операцию дизъюнкции, реализуя на выходе функцию _

Эта соответствует логической схеме ИЛИ — НЕ. Основным преимуществом элемента ТЛНС является его простота. Принципиальным недостатком является сильная зависи­мость процессов от характеристик транзисторов.

транзисторная логика с резистивнои связью (ТЛРС и РТЛ). Принципиальным отличием является включение в базовые цепи транзисторов и резисторов с сопротивлени­ем порядка 10^2 Ом. Наличие резисторов позволяет выравнивать входные токи в базовые цепи. Сопротивления резисторов Rдолжны быть большим для выравнивания входных характеристик и одновременно достаточно малым, чтобы не препятствовать на­сыщению транзисторов вследствие уменьшения тока базы.

Для ослабления влияния сопротивления на быстродействие элемента целесообразно его шунтировать конденсатором небольшой емкости. Логика, в которой реализован этот принцип, получила название резистнвно-емкосшнои транзисторной логики (РЕТЛ).

В ходе развития дискретной полупроводниковой электроники возникла принципиально новая ранее не известная логика — интегральная инжекционная логика (ИЛ).

В основе интегральной инжекционной логики лежат функционально интегрированные транзисторные структуры. Элемент И^2*Л обычно реализует функции ИЛИ — НЕ.

Функция И — НЕ может быть реа­лизована при условии использования коллекторных выходов в качестве независимых входов И для последующих логических элементов. Преимуществом И²Л является отсутствие изолирующих карманов и резисторов, приво­дящих к экономии площади, уменьшение напряжения питания, мощности и времени за­держки.

Преимуществом схем ДТЛ является надежное запирание транзистора путем подачи на его эмиттерный переход обратного смещения. Эмиттерные повторители способны усиливать входной ток и, следовательно, улучшить параметры схем ДТЛ

Логические элементы с логикой на входе

Диодио-траизисториая логика (ДТЛ) отличается от предыдущих схем тем, что кол-­во логических входов не связано с количеством транзисторов. Логическая функция в этом случае осуществляется диодами Д1,Д2 и Д3 а транзистор Т выполняет функцию инверсии. Т.о, резко сокращается количество транзисторов. В этой группе схем с логи­кой на входе и передачей входного тока на выход управляющей ИС не возникает эффекта перехвата тока из-за неравномерного распределения его между входными цепями. Вход­ные диоды обеспечивают развязку цепей друг от друга. Диоды Дiи Дjвыпол­няют задачу обеспечения сдвига уровня постоянного напряжения между точками а и б. Они называются диодами смещения. Для того чтобы работа диодов не зависела от со­стояния транзистора (наличия или отсутствия в нем тока), существует цепь смещения (- Е и R1), через которую протекает ток. Этот ток обеспечивает работу диодов Дiи Дjв прямом направлении и создает смещение 2U*.

Транзисторно-транзисторная логика

различие транзисторно-транзисторной логики (ТТЛ) схемы от ДТЛ сводится к двум обстоятельствам. Во-первых, вместо диодов смещения имеется один коллек­торный переход многоэмиттерного транзистора (МЭТ). В этом случае при нулевом вход­ном напряжении потенциал на базе транзистора будет не отрицательным, а близким к нулю. Транзистор будет в этом случае заперт.Во-вторых, возможно взаимодействие между эмиттерами МЭТ, в отличие от изолирован­ных диодов. В результате горизонтального транзисторного эффекта в эмиттере, на кото­рое подано запирающее напряжение U^], может протекать обратный паразитный ток.

Транзисторно-транзисторная логика с диодами Шоттки

Введение нелинейной обратной связи состоит в том, что между коллектором и базой транзистора включается диод Шоттки. Это привело к созданию транзисторно-тран­зисторной логики с диодами Шоттки. Шунтирование диодом Шоттки перехо­да "коллектор—база" позволяет избежать насыщения, что в свою очередь приводит к
12. Запоминающее устройство

(ЗУ) в вычислительных системах предназначено для записи, хранения и считывания информации. ЗУ в интегральных схемах являются важнейшими элементами цифровой обработки и хранения сигналов. ЗУ характеризуют­ся емкостью памяти, выраженной в битах. По функциональному назначению основными видами памяти являются оперативные, постоянные и перепрограммируемые ЗУ.

Оперативные запоминающие устройства (ОЗУ) предназначены для быстрого ввода и вывода (записи и считывания) информации в любом, заранее заданном месте памяти. Постоянные запоминающие устройства (ПЗУ) предназначены в основном для считыва­ния ранее записанной в них информации. Запись в этом виде ЗУ производится редко с целью постоянного хранения часто используемых данных.

Перепрограммируемые запоминающие устройства (РПЗУ) предназначены для частично­го и многократного изменения информации в ПЗУ. Они предназначены для внесения не­обходимых корректив в постоянную память. К этому классу относятся и перепрограмми­руемые потребителем запоминающие устройства (ППЗУ).

Накопитель является основой запоминающего устройства, в котором хранится информа­ция в виде двоичных кодов.

Периферия или схемы управления предназначены для ввода и вывода данных. Схемы управления, как правило, состоят из дешифраторов, усилителей, регистров, коммутаторов и других схем, реализованных по совмещенной полупроводниковой технологии.

13. Запоминающие устройства на биполярных транзисторах

Простейшие ячейки памяти на биполярных транзисторных структурах можно реализовать различными способами, в которых используется емкость р—n-перехода для хранения заряда, соответствующего логическому нулю или единице. На рис. 8.3 приведены примеры использования диодов на базе транзисторной структуры для хранения информации. Такие ОЗУ ненадежны вследствие рассасывания заряда токами утечки. Поэтому наибольшее распространение получили ЗУ, ячейки которых способны хранить один заряд двоичной информации. Такие бистабильные ячейки могут быть реализованы на триггерных схемах и различных типах биполярных транзисторных структур: ТТЛ, ТТЛШ, ЭСЛ, И2Л. Многоэмиттерные транзисторы удобно использовать в конструкции ячейки памяти ЗУстатического типа. Типовая структура накопителя интегральной схемы ЗУ, реализованная на двух эмиттерных транзисторах Г, и Т2, Ячейка памяти состоит из двух транзисторов с перекрестными связями. Вторые эмиттерысоединены с шиной питания. Первые эмиттеры соединены с разрядными шинами РШо и и соответственно, и используются для записи и считывания информации. Коллекторы транзисторов соединены через резистор с плюсовой массой питания, выполняющей также функции адресной шины АШ1.В режиме хранения на разрядной шине РШ, устанавливается напряжение хранения, положительное относительно общей шины микросхемы. В одном устойчивом состоянии транзистор Г, открывает, а Т2 закрывает. В другом устойчивом состоянии наоборот.В режиме считывания повышается напряжение как на шине АШ2, так и на шине AШ1.Если транзистор Г, открыт, а транзистор Т2 закрыт, то ток в управляющем эмиттере Э22 равен нулю, напряжение на шине РШХ не меняется. В управляющем эмиттере транзистора Т[ появится ток считывания. Напряжение на шине РШ0 повысится. На шинах РШ0 и РШ1 возникнет разность напряжений, которая считывается усилителем.Ячейка памяти, реализованная на структурах интегральной логики (рис. 8.4, б), работает примерно так же, как и вышеописанная. Постоянное запоминающее устройство имеет аналогичную с ОЗУ матрицу памяти запоминающих ячеек. ЗУ называется постоянным потому, что в каждой ячейке раз и навсегда записаны логические нуль или единица. Единицы нужно регенерировать в зависимости от типа памяти. А нуль он всегда нуль. Чтобы получить нули в нужных ячейках памяти, необходимо закрыть доступ в нужную ячейку. Это делается, например, с помощью так на-

называемых перемычек.

уве­личению падения напряжения на переходе "база—эмиттер". Это уменьшает ток потреб­ления в статическом режиме и, соответственно, потребляемую схемой мощность.

Логические схемы на переключателях тока

эмиттерно-связанной логике (ЭСЛ), Для реализации логических операций и других преобразований дискретной информации используются транзисторные переключатели тока с объединенными эмиттерами.

Переключателем тока называют симметри ческую схему, в которой заданный ток /₀ про­текает через определенную часть переключателя в зависимости от потенциала U₆на од­ном из входов. Потенциал Е на другом входе имеет постоянную величину. Особенность переключателя тока состоит в том, что транзисторы всегда работают в нена­сыщенном режиме — активном режиме. Это обеспечивает повышенную скорость пере­ключения потому, что не тратится время на рассасывание заряда.

11. Логические ИС на МДП- и арсенид-галлиевых транзисторах. Схемы на транзисторах с каналами одного типа проводимости

К 1-ой группе относятся логические элементы с использованием МДП-транзисторов. Сейчас прим. МДП-транзисторы с окисным диэлектриком Si0₂. В основе МОП-транзисторной логики (НСТЛМ) лежат МОП-транзисторные клю­чи— инверторы.

Рассмотрим логические элементы одного типа проводимости с индуцирован­ным каналом n-типа. В схемах последовательно с источником питания включают нагру­зочный транзистор T_n, используемый как квазилинейный резистор. Для выполнения логи­ческих операций применяется транзисторная матрица Т₁, T₂, Т₃... Т_n, при последовательном соединении реализующая логическую функцию И — НЕ (рис. 7.13, а).

Если потенциал на входе хотя бы одного из транзисторов Т₁T₂ Т₃< порогового напряжения T_n,то транзистор остается закрытым. Ток не будут проводить. И только при одновременном отпирании транзисторов происходит переход из закрытого состояния в открытое.



рис. 7.13

Когда входной потенциал на затворе превышает пороговое напряжение то этот транзистор отпирается и выходной потенциал понижается и логическая операция ИЛИ — НЕ.

По аналогичной схеме строятся логические элементы на транзисторах со встроенным каналом. каждый из транзисторов Т₁T₂ Т₃вместе с нагрузочным транзи­стором Т„ образуют инвертор. Когда МДП-транзистор проводит ток, его межэлектродное сопротивление вместе с сопротивлением нагрузочного резистора образуют делитель напряжения, кото­рый определяет величину выходного напряжения. Когда же транзистор заперт, выходное напряжение незначительно отличается от напряжения питания.

Комбинируя последовательное и параллельное соединение МДП-транзисторов можно

задать выполнение любых функций.

Схемы на комплементарных транзисторах

компле­ментарный транзисторный ключ

(рис. 7.15). Если U(вх)=0, то U(зн1)=0, aU(зн2)=-E(c) и n- канальный транзистор T1 закрыт, а р-канальный T2 открыт.

Ток через транзисторы будет незначительный, т. к. сопротивление закрытого транзистора велико.

Если U(вх) > 0, то U(зн1)=E(с), U(зн2)=0, В этом случае n-канальный T1, открыт, а р-канальный T2 закрыт. При этом ток в обшей цепи будет по-прежнему мал, потому что уже закрыт р-канальный транзистор.



рис. 7.18
14. Запоминающие устройства на МДП и арсенид-галлиевых транзи-транзисторных структурах.
В настоящее время разработаны различные структуры ЗУ на арсенид-галлиевых транзи-транзисторных структурах. На рис. 8.11, а представлена статическая ячейка ОЗУ, реализованнаяна полевом транзисторе (ПТ) и туннельном диоде (ТД).Отрицательное сопротивление туннельного диода позволяет достичь минимального потребления мощности схем в стационарном состоянии и в то же время значительный ток переключения. Время задержки сигнала составило 102пс, что соответствует энергии переключения 1 фДж. В схеме ячейки используется переключающий транзистор, работающий в режиме обеднения, а также двухзатворный и буферный ПТ, работающий в режиме обогащения. Показана комбинация сигналов, приложенных в АШ и РШ, с помощью которых вырабатывают-вырабатываются сигнальные записи, стирания и вывод данных из ячейки.Другой пример ЗУ на арсенид-галлиевых структурах приведен на рис. 8.11,6. Ячейкапамяти представляет собой схему триггера с перекрестными связями на шести транзисторах. Переключающие ПТ имеют длину затвора 2 мкм. Время выборки из ЗУ составляет 4 нс. Приведенные триггеры свидетельствуют о весьма сложном процессе создания интегральных схем на арсенид-галлиевых транзисторных структурах.

Наиболее распространенным типом ЗУ являются схемы памяти на МДП-структурах. Их основными преимуществами перед ЗУ на биполярных структурах являются: □ малая потребляемая мощность; □ высокая степень интеграции; □ сравнительная простота технологии (число технологических операций на 30% меньше); □ низкая стоимость при больших объемах производства; □ высокий запас помехоустойчивости; □ энергонезависимость ЗУ. По режимам работы накопительной матрицы ЗУ различают следующие ИС памяти: □ динамические ЗУ, в которых информация сохраняется в накопителе в виде зарядов на емкостях, входящих в состав элементов памяти, а регенерация зарядов происходит пе- периодически от источника питания; □ статические ЗУ, в которых сохранение информации в накопителе обеспечивается с помощью источников питания; квазистатические, в которых информация в накопителе сохраняется в виде зарядов, а их регенерация происходит в определенные периоды, в течение которых происходит считывание и повторная запись считанной информации в каждом элементе накопи- накопителя. Наиболее распространены однотранзисторные ячейки. Использование КМОП-транзисторов в схемах ячеек памяти позволяет существенно повысить быстродействие, получить практически нулевую рассеивающую мощность в статическом режиме и повышенную помехоустойчивость.

16. Цифровые устройства на основе тригерров.

Класс интегральных схем, предназначенных для обработки цифровой информации в вычислительных устройствах, отнесем к цифровым устройствам. Эти устройства относятся к интегральным системам последовательностного типа и реализуется на основе триггеров.

Счетчики. Каждая вычислительная система содержит несколько счетчиков, предназначенных для подсчета числа событий, временных интервалов, а также упорядочивания событий в хронологической последовательности. Счетчики состоят из триггеров.

Регистры сдвига или сдвиговые регистры предназначены для сдвига числа на одну позицию каждый раз, когда вводится новое число. Регистры сдвига обладают временной памятью. Регистры сдвига реализуются на тригеррах. Если данные вводятся поразрядно, то регистр называется последовательным регистром сдвига. Существует и параллельная загрузка, при которой информационные разряды вводятся в регистр одновременно о команде одного тактового импульса.

Сумматоры. Сумматор представляет собой логический операционный узел, выполняющий арифметическое сложение кодов двух чисел в цифровых устройствах.

Шифраторы и дешифраторы. Шифратором в вычислительной технике называют комбинационный узел, предназначенный для преобразования одного из совокупности входных функционально однотипных однопозиционных кодов в двоичный код. Дешифратором в цифровой технике называют комбинационный узел, преобразующий n-разрядный двоичный код в однопозиционный или в совокупность однопозиционных кодов.

Мультиплексор. Мультиплексором в вычислительной технике называется цифровой комбинационный узел, осуществляющий адресную передачу данным от одного из многих входов в один единственный вход. Передача n-разрядного слова может быть осуществлена с помощью n-однобитных мультиплексоров. Мультиплексор может быть реализован как логический узел, составленный из интегральных логических элементов, в которых адрес задается двоичным кодом.

Диоды сдвига уровня D, позволяют снизить напряжение на затворе ключевого Т до величины, обеспечивающей отключение Т при малом U(вх).Это позволяет увеличить логический пере­пад и, соответственно, помехоустойчивость.


Важнейшей особенностью комплементарных ключей является тот факт, что они практи­чески не потребляют мощность в обоих состояниях.

Различают несколько типов логических схем на GaAs.

Логические схемы на полевых транзисторах с непосредственными связями (НСПТ) обычно используют полевые арсенид-галлиевые транзисторы.

На рис. 7.17, а показана базовая схема инвертора с нагрузкой в виде обычного полевого транзистора с затвором. Если приложить U(вх) к затвору переключающего транзистора < порогового значения, то транзистор будет в закрытом состоянии. U(вых) = E(с).



Когда U(вх) велико, переключающий транзистор открывается, и U(вых)будет мало. Величина U(вых) высокого логиче­ского уровня ограничивается высотой потенциального барьера в системе "диод—затвор" ПТ. Поэтому НСПТ-схемы характеризуются небольшой величиной напряжений перепада логических сигналов на входе схемы и небольшим запасом помехоустойчивости.

Логические схемы на полевых транзисторах с диодами Шоттки (ДШПТ) состоят из транзистора-формирователя верхнего уровня (ФВУ) и транзистора-формирователя нижнего уровня (ФНУ) (рис. 7.18).

ФВУ играет роль нагрузки, а ФНУ соединяет затвор ключевого транзистора с источником витания отрицательной полярности.