Изучение особенностей плис intelAltera
 Скачать 31.59 Kb.
|
|
Практическая работа №1 Тема:Изучение особенностей ПЛИС Intel/Altera Цель: получить базовые знания о видах ПЛИС выпускаемых Intel. Задание. Изучить семейство ПЛИС. Семейство выбрать в соответствии с вариантом. Рекомендуется ознакомиться с видео https://youtu.be/yn3Ra5oucWc Выяснить основные характеристики: количество и типы ячеек скорость распространения сигнала наличие специализированных модулей интегрированные средства ввода/вывода другие особенности, отличающие семейство от других Выяснить, для каких целей рекомендуется использовать микросхемы данного семейства В отчет Описание семейства миксрохем ПЛИС- Программи́руемая логи́ческая интегра́льная схе́ма (ПЛИС, англ. programmable logic device, PLD) — электронный компонент (интегральная микросхема), используемый для создания конфигурируемых цифровых электронных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программатор и IDE (отладочная среда), позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др. Альтернативой ПЛИС являются: базовые матричные кристаллы (БМК), требующие заводского производственного процесса для программирования; ASIC — специализированные заказные большие интегральные схемы (БИС), которые при малосерийном и единичном производстве существенно дороже; специализированные компьютеры, процессоры (например, цифровой сигнальный процессор) или микроконтроллеры, которые из‑за программного способа реализации алгоритмов в работе медленнее ПЛИС. непрограммируемые цифровые устройства и системы, настроенные на решение заранее известных задач, построенные на принципах т.н. "жесткой логики".  Intel® MAX® V Оптимизация Затрат Изготовлено с использованием зрелого, долговечного, недорогого процесса fab 0,18 мкм с длительным сроком службы в сочетании с новейшими недорогими технологиями упаковки. Низкая мощность Общая мощность до 50% ниже по сравнению с CPLD аналогичной плотности, производящими меньше тепла и экономящими заряд батареи. Внутренний Генератор Заменяет внешние дискретные устройства синхронизации для использования в качестве простого источника синхронизации, экономя затраты на спецификацию. Быстрое включение и сброс питания Быстрое включение и сброс питания (500 мкс или менее), идеально подходит для управления питанием, последовательности питания и мониторинга других устройств на печатной плате. Программируемость в системе в реальном времени (ISP) Позволяет обновить второй образ конфигурации во время работы CPLD. Возможности ввода-вывода Модули ввода-вывода совместимы с горячими розетками и поддерживают стандарты интерфейса вывода LVTTL, LVCMOS, PCITM и LVDS, а также другие удобные для шины опции (например, включение вывода на вывод, триггеры Шмитта, управление скоростью нарастания и другие). Зеленые Пакеты Все упаковки доступны в вариантах, соответствующих требованиям по ограничению опасных веществ (RoHS), соответствующих требованиям "с низким содержанием галогенов" в соответствии с документом JEDEC JED 709 (проект). Выбранные упаковки доступны в вариантах с содержанием свинца. Параллельный Флэш-загрузчик Встроенный блок JTAG может конфигурировать внешние устройства, не совместимые с JTAG, такие как устройства дискретной флэш-памяти, с использованием мегафункции IP-загрузчика параллельной флэш-памяти. Virtex-4QV Семейство Virtex-4 – ПЛИС фирмы Xilinx с архитектурой FPGA последнего поколения. Инновационная ASMBL-архитектура (Advanced Silicon Modular Block) является уникальной в индустрии программируемой логики. ПЛИС семейства Virtex-4 включает три подсемейства (платформы): LX, FX и SX. Широкий спектр параметров кристаллов позволяет сделать выбор, оптимальный для каждого приложения. Набор аппаратных модулей, интегрированных в архитектуру кристалла, таких как: процессоры PowerPC (с новым интерфейсом APU), трехрежимные Ethernet MAC, трансиверы со скоростью передачи от 622 Мбит/с до 11.1 Мбит/с, специализированные блоки ЦОС, схемы управления высокоскоростными тактовыми сигналами, позволяют реализовать законченную систему с минимальным набором компонентов на печатной плате. Основу архитектуры кристалла Virtex-4 составляют улучшенные конфигурируемые логические блоки (КЛБ), которые можно найти во всем семействе Virtex: Virtex, Virtex-E, Virtex-II, Virtex-II Pro, что обеспечивает совместимость существующих проектов снизу-вверх. Комбинируя широким многообразием свойств, семейство Virtex-4 расширяет возможности программируемой логики и является мощной альтернативой заказным СБИС (ASIC). Основные характеристики: три платформы LX/SX/FX: Virtex-4 LX: решения для высокопроизводительной логики; Virtex-4 SX: высокопроизводительные решения для цифровой обработки сигналов; Virtex-4 FX: высокопроизводительные, полнофункциональные решения для встроенных платформ; технология синхронизации Xesium™: до 20 модулей цифрового управления синхронизацией (DCM): точная подстройка фазы тактовых сигналов; прецизионный сдвиг фазы тактовых сигналов; умножение и деление частоты; увеличена частота входной/выходной частоты; уменьшены выходные фазовые дрожания тактовых сигналов (jitter); низкое энергопотребление; усовершенствованный фазовый детектор; широкий диапазон сдвига фаз; два режима работы; дополнительный фазированный делитель тактового сигнала (PMCD); дифференциальная структура синхронизации для минимизации фазовых дрожаний тактовых сигналов и обеспечение скважности 50%; 32 цепи глобальных тактовых сигналов; Региональный ввод/вывод тактовых сигна-лов; модуль XtremeDSP: умножитель 18х18, умножитель-накопитель, умножитель-сумматор; возможность организации конвейерной обработки для увеличения производительности; встроенный 48-битный аккумулятор для выполнения операции умножения с накоплением (МАСС); интегрированный сумматор для выполнения операций умножения с суммированием; возможность каскадирования умножителей или МАСС; увеличение скорости вычисления до 2 раз по сравнению с предыдущими семействами Virtex; иерархия памяти: до 1 392 кбит распределенного ОЗУ; до 10 Мбит интегрированной блочной ОЗУ; двухпорвовая архитектура; возможность организации конвейерной обработки; возможность запрограммировать как FIFO, поддерживающей флаги «пустой», «полный», программируемые флаги «почти полный» и «почти пустой» и программируемость работы в синхронном и асинхронном режиме; независимый выбор ширины порта чтения и записи (в конфигурации ОЗУ); блоки по 18 кбит; конфигурация от 16к х 1 до 512 х 36 (от 4к х 4 до 512 х 36 в режиме FIFO); возможность каскадирования для формирования модулей памяти 32к х 1 без использования трассировочных ресурсов кристалла; возможность побайтовой записи (например, при совместном использовании с процессором PowerPC 405); технология SelectIO |