Главная страница
Навигация по странице:

  • Рис. 5.2.

  • Таблица 5.3. Назначение бит регистра STATUS (адрес 03h, 83h).

  • Таблица 5.4. Назначение бит регистра OPTION (адрес 81h).

  • Значения бит Скорость TMR0 Скорость WDT

  • 1:128 1:64 111

  • Таблица 5.5. Назначение бит регистра INTCON (адреса 0Bh, 8Bh).

  • КУРС ЛЕКЦИЙ ПО МИКРОПРОЦЕССОРНОЙ ТЕХНИКЕ. Курс лекций по микропроцессорной технике. Введение


    Скачать 1.34 Mb.
    НазваниеКурс лекций по микропроцессорной технике. Введение
    АнкорКУРС ЛЕКЦИЙ ПО МИКРОПРОЦЕССОРНОЙ ТЕХНИКЕ.doc
    Дата16.03.2017
    Размер1.34 Mb.
    Формат файлаdoc
    Имя файлаКУРС ЛЕКЦИЙ ПО МИКРОПРОЦЕССОРНОЙ ТЕХНИКЕ.doc
    ТипКурс лекций
    #3832
    страница16 из 22
    1   ...   12   13   14   15   16   17   18   19   ...   22

    5.2.3. Схема тактирования и цикл выполнения команды


    Входная тактовая частота, поступающая с вывода OSC1/CLKIN, делится внутри на четыре, и из нее формируются четыре циклические не перекрывающиеся тактовые последовательности Q1, Q2, Q3 и Q4. Счетчик команд увеличивается в такте Q1, команда считывается из памяти программы и защелкивается в регистре команд в такте Q4. Команда декодируется и выполняется в течение последующего цикла в тактах Q1...Q4. Схема тактирования и выполнения команды изображена на рис. 5.2.

    Цикл выполнения команды состоит из четырех тактов: Q1...Q4. Выборка команды и ее выполнение совмещены по времени таким образом, что выборка команды занимает один цикл, а выполнение – следующий цикл. Эффективное время выполнения команды составляет один цикл. Если команда изменяет счетчик команд (например, команда GOTO), то для ее выполнения потребуется два цикла, как показано на рис. 5.3.


    Рис. 5.2.  Схема тактирования и выполнения команды.


    Рис. 5.3.  Выборка команд.

    Цикл выборки начинается с увеличения счетчика команд в такте Q1. В цикле выполнения команды выбранная команда защелкивается в регистр команд в такте Q1. В течение тактов Q2, Q3 и Q4 происходит декодирование и выполнение команды. В такте Q2 считывается память данных (чтение операнда), а запись происходит в такте Q4.

    5.2.4. Организация памяти программ и стека


    Счетчик команд в МК PIC16F8Х имеет ширину 13 бит и способен адресовать 8Кх14бит объема программной памяти. Однако физически на кристаллах PIC16F83 и PIC16CR83 имеется только 512х14 памяти (адреса 0000h-01FFh), а в МК PIC16F84 и PIC16CR84 – 1Кх14 памяти (адреса 0000h-03FFh). Обращение к адресам выше 1FFh (3FFh) фактически есть адресация в те же первые 512 адресов (первые 1К адресов).

    Организация памяти программ и стека приведена на рис. 5.4.

    В памяти программ есть выделенные адреса. Вектор сброса находится по адресу 0000h, вектор прерывания – по адресу 0004h. Обычно по адресу 0004h располагается подпрограмма идентификации и обработки прерываний, а по адресу 0000h – команда перехода на метку, расположенную за подпрограммой обработки прерываний.


    Рис. 5.4.  Организация памяти программ и стека.

    5.2.5. Организация памяти данных


    Память данных МК разбита на две области. Первые 12 адресов – это область регистров специальных функций (SFR), а вторая – область регистров общего назначения (GPR). Область SFR управляет работой прибора.

    Обе области разбиты в свою очередь на банки 0 и 1. Банк 0 выбирается обнулением бита RP0   регистра статуса (STATUS). Установка бита RP0 в единицу выбирает банк 1. Каждый банк имеет протяженность 128 байт. Однако для PIC16F83 и PIC16CR83 память данных существует только до адреса 02Fh, а для PIC16F84 и PIC16CR84 – до адреса 04Fh.

    На рис. 5.5 изображена организация памяти данных.


    Рис. 5.5.  Организация памяти данных.

    Некоторые регистры специального назначения продублированы в обоих банках, а некоторые расположены в банке 1 отдельно.

    Регистры с адресами 0Ch-4Fh могут использоваться как регистры общего назначения, которые представляют собой статическое ОЗУ. Адреса регистров общего назначения банка 1 отображаются на банк 0. Следовательно, когда установлен банк 1, то обращение к адресам 8Ch-CFh фактически адресует банк 0.

    В регистре статуса помимо бита RP0 есть еще бит RB1, что позволяет обращаться к четырем страницам (банкам) будущих модификаций этого кристалла.

    К ячейкам ОЗУ можно адресоваться прямо, используя абсолютный адрес каждого регистра, или косвенно, через регистр указатель FSR. Косвенная адресация использует текущее значение разрядов RP1:RP0 для доступа к банкам. Это относится и к EEPROM памяти данных. В обоих случаях можно адресовать до 512 регистров.

    5.2.6. Регистры специального назначения


    Регистр статуса (STATUS) содержит признаки операции (арифметические флаги) АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных. Назначение бит регистра приведено в табл. 5.3.

    Таблица 5.3. Назначение бит регистра STATUS (адрес 03h, 83h).

    R/W-0

    R/W-0

    R/W-0

    R-1

    R-1

    R/W-x

    R/W-x

    R/W-x

    IRP

    RP1

    RP0

    /TO

    /PD

    Z

    DC

    C

    Бит 7

    Бит 6

    Бит 5

    Бит 4

    Бит 3

    Бит 2

    Бит 1

    Бит 0

    Бит 7: IRP: бит выбора страницы банка данных (используется при косвенной адресации)

    0 = банк 0,1 (00h – FFh)

    1 = банк 2,3 (100h – 1FFh)

    Бит IRP не используется в МК подгруппы PIC16F8X

    Биты 6-5: RP1:RP0: биты выбора страницы банка данных (используются при прямой адресации)

    00 = банк 0 (00h – 7Fh)

    01 = банк 1 (80h – FFh)

    10 = банк 2 (100h – 17Fh)

    11 = банк 3 (180h – 1FFh)

    В МК подгруппы PIC16F8X используется только бит RP0

    Бит 4: /TO: бит срабатывания сторожевого таймера

    1 = после включения питания, а также командами CLRWDT и SLEEP

    0 = по завершении выдержки сторожевого таймера

    Бит 3: /PD: бит снижения потребляемой мощности

    1 = после включения питания, а также командой CLRWDT

    0 = по команде SLEEP

    Бит 2: Z: бит нулевого результата

    1 = результат арифметической или логической операции нулевой

    0 = результат арифметической или логической операции ненулевой

    Бит 1: DC: бит десятичного переноса/заема (для команд ADDWF и ADDLW)

    1 = имеет место перенос из 4-го разряда

    0 = нет переноса из 4-го разряда

    Бит 0: C: бит переноса/заема (для команд ADDWF и ADDLW)

    1 = имеет место перенос из самого старшего разряда

    0 = нет переноса из самого старшего разряда

    Примечание: вычитание осуществляется путем прибавления дополнительного кода второго операнда. При выполнении команд сдвига этот бит загружается из младшего или старшего разряда сдвигаемого источника.

    Здесь и далее: R — читаемый бит; W — записываемый бит; S — устанавливаемый бит; U — неиспользуемый бит (читается как «0»); -n = 0 или 1 — значение бита после сброса.

    Регистр статуса доступен для любой команды так же, как любой другой регистр. Однако если регистр   STATUS является регистром назначения для команды, влияющей на биты Z, DC или C, то запись в эти три бита запрещается. Кроме того, биты /TO и /PD устанавливаются аппаратно и не могут быть записаны в статус программно. Это следует иметь в виду при выполнении команды с использованием регистра статуса. Например, команда CLRF STATUS обнулит все биты, кроме битов /TO и /PD, а затем установит бит Z=1. После выполнения этой команды регистр статуса может и не иметь нулевого значения (из-за битов /TO и /PD) STATUS=000uu1uu, где u – неизменяемое состояние. Поэтому рекомендуется для изменения регистра статуса использовать только команды битовой установки BCF, BSF, MOVWF, которые не изменяют остальные биты статуса. Воздействие всех команд на биты статуса рассматривается в разделе «Описание системы команд».

    Регистр конфигурации (OPTION) является доступным по чтению и записи регистром, который содержит управляющие биты для конфигурации предварительного делителя (пределителя), внешних прерываний, таймера, а также резисторов «pull-up» на выводах PORTB. Назначение бит регистра приведено в табл. 5.4.

    Таблица 5.4. Назначение бит регистра OPTION (адрес 81h).

    R/W-1

    R/W-1

    R/W-1

    R/W-1

    R/W-1

    R/W-1

    R/W-1

    R/W-1

    /RBPU

    INTEDG

    T0CS

    T0SE

    PSA

    PS2

    PS1

    PS0

    Бит 7

    Бит 6

    Бит 5

    Бит 4

    Бит 3

    Бит 2

    Бит 1

    Бит 0

    Бит 7: /RBPU: бит установки резисторов «pull-up» на выводах PORTB

    0 = резисторы «pull-up» подключены

    1 = резисторы «pull-up» отключены

    Бит 6: INTEDG: бит выбора перехода сигнала прерывания

    0 = прерывание по спаду сигнала на выводе RB0/INT

    1 = прерывание по фронту сигнала на выводе RB0/INT

    Бит 5: T0CS: бит выбора источника сигнала таймера   TMR0

    0 = внутренний тактовый сигнал (CLKOUT)

    1 = переход на выводе RA4/T0CKI

    Бит 4: T0SE: бит выбора перехода источника сигнала для TMR0

    0 = приращение по фронту сигнала на выводе RA4/T0CKI

    1 = приращение по спаду сигнала на выводе RA4/T0CKI

    Бит 3: PSA: бит назначения пределителя

    0 = пределитель подключен к TMR0

    1 = пределитель подключен к сторожевому таймеру   WDT

    Биты 2-0: PS2:PS0: биты выбора коэффициента деления пределителя

    Значения бит

    Скорость TMR0

    Скорость WDT

    000

    1:2

    1:1

    001

    1:4

    1:2

    010

    1:8

    1:4

    011

    1:16

    1:8

    100

    1:32

    1:16

    101

    1:64

    1:32

    110

    1:128

    1:64

    111

    1:256

    1:128




    В том случае, когда пределитель обслуживает сторожевой таймер   WDT, таймеру   TMR0 назначается коэффициент предварительного деления 1:1.

    Регистр условий прерывания (INTCON) является доступным по чтению и записи регистром, который содержит биты доступа для всех источников прерываний. Назначение бит регистра приведено в табл. 5.5.

    Таблица 5.5. Назначение бит регистра INTCON (адреса 0Bh, 8Bh).

    R/W-0

    R/W-0

    R/W-0

    R/W-0

    R/W-0

    R/W-0

    R/W-0

    R/W-x

    GIE

    EEIE

    T0IE

    INTE

    RBIE

    T0IF

    INTF

    RBIF

    Бит 7

    Бит 6

    Бит 5

    Бит 4

    Бит 3

    Бит 2

    Бит 1

    Бит 0

    Бит 7: GIE: бит разрешения всех прерываний

    0 = запрещены все прерывания

    1 = разрешены все незамаскированные прерывания

    Бит 6: EEIE: бит разрешения прерывания записи в EEPROM

    0 = запрещены прерывания записи в EEPROM

    1 = разрешены прерывания записи в EEPROM

    Бит 5: T0IE: бит разрешения прерывания по переполнению TMR0

    0 = запрещены прерывания от TMR0

    1 = разрешены прерывания от TMR0

    Бит 4: INTE: бит разрешения прерываний по входу RB0/INT

    0 = запрещены прерывания по входу RB0/INT

    1 = разрешены прерывания по входу RB0/INT

    Бит 3: RBIE: бит разрешения прерываний по изменению PORTB

    0 = запрещены прерывания по изменению PORTB

    1 = разрешены прерывания по изменению PORTB

    Бит 2: T0IF: бит запроса прерывания по переполнению TMR0

    0 = прерывание по переполнению   TMR0 отсутствует

    1 = прерывание по переполнению   TMR0 имеет место

    Бит 1: INTF: бит запроса прерывания по входу RB0/INT

    0 = прерывание по входу RB0/INT отсутствует

    1 = прерывание по входу RB0/INT имеет место

    Бит 0: RBTF: бит запроса прерывания по изменению PORTB

    0 = ни на одном из входов RB7:RB4 состояние не изменилось

    1 = хотя бы на одном из входов RB7:RB4 изменилось состояние

    Бит разрешения всех прерываний   GIE сбрасывается автоматически при следующих обстоятельствах:

    • по включению питания;

    • по внешнему сигналу /MCLR при нормальной работе;

    • по внешнему сигналу /MCLR в режиме SLEEP;

    • по окончанию задержки таймера   WDT при нормальной работе;

    • по окончанию задержки таймера   WDT в режиме SLEEP.

    Прерывание   INT может вывести процессор из режима SLEEP, если перед входом в этот режим бит INTE был установлен в единицу. Состояние бита GIE также определяет: будет ли процессор переходить на подпрограмму прерывания после выхода из режима SLEEP.

    Сброс битов – запросов прерываний – должен осуществляться соответствующей программой обработки.
    1   ...   12   13   14   15   16   17   18   19   ...   22


    написать администратору сайта